特許

J-GLOBAL ID：200903064719590490

多層基板の製造方法

発明者： 大久保 安教
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-115039
公開番号（公開出願番号）：特開2000-306993
出願日： 1999年04月22日
公開日（公表日）： 2000年11月02日
要約：

【要約】【課題】作業効率を向上させ、また、膜厚が均一で薄膜化された半導体活性層を形成することが可能である多層基板の製造方法を提供する。【解決手段】第1の半導体基板1に、前記第1の半導体基板1の一主面である第1面側から酸素を注入し、前記第1面側の少なくとも一部に酸素注入層を形成する工程と、熱処理を行い、前記酸素注入層を絶縁性酸化膜3とする工程と、前記第1面上に絶縁膜4を形成する工程と、前記絶縁膜4と第2の半導体基板5の一主面とをはり合わせる工程と、前記第1の半導体基板1の前記第1面の裏面である第2面を、前記絶縁性酸化膜3が露出するまで平坦に除去する工程とを有する多層基板の製造方法。

請求項（抜粋）：

第1の半導体基板に、前記第1の半導体基板の一主面である第1面側から酸素を注入し、前記第1面側の少なくとも一部に酸素注入層を形成する工程と、熱処理を行い、前記酸素注入層を絶縁性酸化膜とする工程と、前記第1面上に絶縁膜を形成する工程と、前記絶縁膜と第2の半導体基板の一主面とをはり合わせる工程と、前記第1の半導体基板の前記第1面の裏面である第2面を、前記絶縁性酸化膜が露出するまで平坦に除去する工程とを有する多層基板の製造方法。

IPC (3件)：

H01L 21/76 ,  H01L 21/02 ,  H01L 21/762

FI (3件)：

H01L 21/76 R ,  H01L 21/02 B ,  H01L 21/76 D

Fターム (9件)：

5F032AA06 ,  5F032AA07 ,  5F032DA02 ,  5F032DA33 ,  5F032DA43 ,  5F032DA60 ,  5F032DA71 ,  5F032DA74 ,  5F032DA78