位相調整回路

発明者：
出願人/特許権者：
代理人 (1件)：加藤朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平8-148150
公開番号（公開出願番号）：特開平9-307431
出願日： 1996年05月17日
公開日（公表日）： 1997年11月28日
要約：

【要約】【課題】内部クロックと帰還クロックの位相差を解消し、内部クロックと外部クロックの位相差を精度をあげる位相調整回路の提供。【解決手段】帰還クロックと内部クロックを位相判定回路で判定しその判定結果を用いて帰還クロックの遅延を制御し、内部クロックと帰還クロックの位相を合わせる。帰還クロックの遅延は、Nビットの信号で負荷容量値を選択できる構成とし、Nビットの信号は、位相判定回路の出力を利用してアップ/ダウンカウンタ回路を用いて生成する。内部クロックは常時動作している信号ではないので、カウンタ回路は内部クロックが動作している時のみカウンタとして動作し、停止時はカウンタ値を保持する機能を有する。

請求項（抜粋）：

外部クロックを波形整形し、デバイス内部で用いるクロック(「内部クロック」という)と前記外部クロックで位相差を解消するように位相調整するクロック発生器において、位相調整のためのフィードバック用クロックとして前記内部クロックと同等な位相となるクロック(「帰還クロック」という)と、前記外部クロックと前記帰還クロックの位相を判定してクロックを出力するクロック発生回路と、前記クロック発生回路の出力を入力とし、互いに並設されてなる第1、第2のバッファ回路と、前記第1、第2のバッファ回路の出力である前記内部クロックと前記帰還クロックとの位相差を検出する位相判定回路と、前記位相判定回路の判定出力結果に基づき前記帰還クロックの遅延を調整する遅延回路と、を備え、前記帰還クロックと前記内部クロックの位相合わせを調整自在としたことを特徴とするクロック発生回路。

IPC (3件)：

H03L 7/00 , G06F 1/06 , H03K 5/00

FI (3件)：

H03L 7/00 D , G06F 1/04 312 A , H03K 5/00 K

前のページに戻る