特許
J-GLOBAL ID：200903064726337040
警報系CPU監視回路
発明者：
出願人/特許権者：
代理人 (1件)：
岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平4-062705
公開番号（公開出願番号）：特開平5-266384
出願日： 1992年03月19日
公開日（公表日）： 1993年10月15日
要約：
【要約】【目的】 本発明は、警報系CPUの動作状態監視を、一定時間内に警報データを収集するという特徴を生かし、警報データの収集周期によるメモリへのアクセス状態によって行う。【構成】 CPU1が警報データ格納メモリ2よりデータ収集を開始したことをアドレスデコーダ3で検出し、SR-F/F4をセットすると共にWDT6にその検出信号を出力する。このSR-F/F4のセットでカウンタ5をカウント動作を開始させる。また、最終アドレスを検出したときアドレスデコーダ3はSR-F/F4をリセットして、上記カウンタ5のカウント動作を停止させる。カウンタ5のカウント動作が停止せず、一定時間を経過するとCPU1に不正常動作として強制割り込みをかける。またWDT6に上記アドレスデコーダ3からの信号が一定時間内に入力されない場合にも、CPU1の不正常動作として強制割り込みをかける。
請求項（抜粋）：
警報データを格納した記憶装置から警報データを収集する中央処理演算装置の動作状態を監視する警報系CPU監視回路において、前記中央処理演算装置の出力するアドレスデータをデコードして、このアドレスデータが第一の所定値の時にセット信号を、第二の所定値であるときにリセット信号を出力するアドレスデコーダと、前記セット信号によって負論理出力信号をアクティブに、前記リセット信号によって負論理出力信号をノンアクティブして出力するフリップフロップと、前記負論理信号によってカウント動作開始と停止を制御され、カウント動作を開始した後、前記負論理信号によってカウント動作を停止させられないでカウント値が所定値に達すると前記中央処理演算装置への強制割り込みをかけるキャリー信号を出力するカウンタと、前記セット信号の入力インターバルを計測して、所定時間を経過した場合に前記中央処理演算装置に強制割り込みをかける信号を出力するウォチドックタイマとを備えることを特徴とする警報系CPU監視回路。
IPC (2件)：
G08B 25/00
, G06F 11/30 310
