特許

J-GLOBAL ID：200903064726724281

半導体装置の製造方法およびそれによる半導体装置

発明者： 濱崎 哲治
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平10-207739
公開番号（公開出願番号）：特開2000-040675
出願日： 1998年07月23日
公開日（公表日）： 2000年02月08日
要約：

【要約】【課題】 シリコン材の表面にCVD法によって形成された高融点金属シリサイド膜の組成比を調整し、複数のCVD室において形成される場合には組成比、膜特性の室間差を解消する半導体装置の製造方法およびそれによる半導体装置を提供すること。【解決手段】 ウェーハ上のドープされた多結晶シリコン膜の表面へCVD法によって六フッ化タングステン(WF6 )とジクロロシラン(DCS)とを反応させて若干Wリッチのタングステンシリサイド(WSix )膜が形成させる場合に、DCSのみを反応室へ一定時間流すことにより、WSix 膜はSiリッチ化されて目標の組成比Si/W=2.6±0.1に調整され、枚葉式の各CVD室で形成されるWSix 膜の組成比、膜特性の室間差が解消される。

請求項（抜粋）：

CVD(化学的気相成長)装置における単数または複数の反応室へ原料ガスとして高融点金属フッ化物とシラン化合物とを導入し反応させて、シリコン材の表面に高融点金属シリサイド膜を形成させる半導体装置の製造方法において、前記高融点金属シリサイド膜の組成が若干金属リッチに形成される場合に、続いて前記シラン化合物を前記組成に応じて設定される時間導入することにより、形成された前記高融点金属シリサイド膜の組成比および特性を変化させ、前記複数の反応室で形成された前記高融点金属シリサイド膜の組成比および膜特性の室間差を解消させることを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/285 ,  H01L 21/285 301 ,  C23C 16/42 ,  C23C 16/52 ,  H01L 21/3205

FI (5件)：

H01L 21/285 C ,  H01L 21/285 301 T ,  C23C 16/42 ,  C23C 16/52 ,  H01L 21/88 Q

Fターム (28件)：

4K030AA04 ,  4K030AA06 ,  4K030BA01 ,  4K030BA12 ,  4K030BA17 ,  4K030BA18 ,  4K030BA20 ,  4K030BA29 ,  4K030BA35 ,  4K030FA10 ,  4K030KA08 ,  4M104BB01 ,  4M104BB38 ,  4M104CC05 ,  4M104DD45 ,  4M104FF13 ,  4M104FF14 ,  4M104GG09 ,  4M104GG16 ,  4M104HH16 ,  5F033AA02 ,  5F033BA02 ,  5F033BA15 ,  5F033BA24 ,  5F033BA33 ,  5F033BA37 ,  5F033BA46 ,  5F033CA04