特許

J-GLOBAL ID：200903064728787264

半導体装置およびスペーサ形成方法

発明者： 小村 敦
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平10-015491
公開番号（公開出願番号）：特開平11-214432
出願日： 1998年01月28日
公開日（公表日）： 1999年08月06日
要約：

【要約】【課題】 実装パッドと突起電極との位置ズレが発生しても半導体チップと配線基板との間隔を一定に保つことが可能な接続ができる。【解決手段】 配線基板5上に半導体チップ1を突起電極2を介して接続する半導体装置において、最低3箇所に他の突起電極2の高さと同じあるいはそれよりも低いスペーサ3を形成し、その他の突起電極2のみ電気的な接続をおこなう半導体装置およびスペーサ形成方法。

請求項（抜粋）：

配線基板上に半導体チップを突起電極を介して接続する半導体装置において、最低3箇所に他の突起電極の高さと同じあるいはそれよりも低いスペーサを形成し、その他の突起電極のみ電気的な接続を行うことを特徴とする半導体装置。

IPC (2件)：

H01L 21/60 311 ,  H01L 21/60

FI (2件)：

H01L 21/60 311 Q ,  H01L 21/60 311 S