特許
J-GLOBAL ID：200903064740560577
半導体記憶装置
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-175446
公開番号（公開出願番号）：特開平8-045283
出願日： 1994年07月27日
公開日（公表日）： 1996年02月16日
要約：
【要約】【目的】この発明の目的は、出力バッファの高速化に伴う通常モード時におけるセンスアンプの誤動作を防止でき、しかも、センスアンプの増加に伴う消費電力の増大を防止することが可能な半導体記憶装置を提供する。【構成】出力バッファ17は電流供給能力を設定できるインバータ回路を含み、アドレス遷移検出器19、20はアドレス信号の変化に応じて、通常モードとページモードを検出する。制御回路20はアドレス遷移検出器20によってページモードが検出された場合、出力バッファ17の電流供給能力を大きく設定する。センスアンプ回路16はフルパワーでビット線の電位を増幅するセンスアンプとこれより小さなパワーでビット線の電位を増幅するセンスアンプを含み、フルパワーのセンスアンプはページアドレスに応じて選択的に動作される。
請求項（抜粋）：
データを記憶する複数のメモリセルが配置されたメモリセルアレイと、電流供給能力を変更できるインバータ回路を含み、前記メモリセルアレイから読み出されたデータを出力する出力手段と、アドレス信号の変化に応じて、前記メモリセルを通常にアクセスする通常モードとページ単位でアクセスするページモードとを検出する検出手段と、この検出手段によってページモードが検出された場合、前記出力手段に含まれるインバータ回路の電流供給能力を大きくする制御手段とを具備することを特徴とする半導体記憶装置。
IPC (3件)：
G11C 16/06
, G11C 11/401
, G11C 17/18
G11C 17/00 520 B
, G11C 11/34 362 D
, G11C 17/00 306 A
