特許
J-GLOBAL ID：200903064745537336
半導体メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-262154
公開番号（公開出願番号）：特開2001-084762
出願日： 1999年09月16日
公開日（公表日）： 2001年03月30日
要約：
【要約】【課題】 一のワード線によりアクセス可能な複数のデータ列を高速に読み出せるようにする。【解決手段】 半導体メモリ装置1は、メモリセル10が行列状に配置されてなるメモリサブアレイ51と、ビット線対BL、BLXの電位を増幅する複数のセンスアンプ回路20を有するセンスアンプアレイ52と、複数のセンスアンプ回路20を選択するセレクタ53とを有している。カラムデコーダ63には、外部クロック信号CLKの周期から、データの書き込み時に書き込み用スイッチ30に出力される書き込み制御用の選択信号WTの周期を4倍に分周する書き込み動作制御用の分周器67が設けられている。
請求項（抜粋）：
データを記憶するデータ記憶手段と、前記データ記憶手段にデータを書き込むデータ書込手段と、前記データ記憶手段に保持されているデータを読み出すデータ読出手段とを備え、前記データ読出手段は外部クロック信号に基づいて読み出し用クロック信号を生成すると共に、前記データ書込手段は前記外部クロック信号に基づいて書き込み用クロック信号を生成し、前記読み出し用クロック信号の周期は、前記書き込み用クロック信号の周期よりも短くなるように設定されていることを特徴とする半導体メモリ装置。
IPC (2件)：
G11C 11/401
, G11C 11/407
G11C 11/34 371 H
, G11C 11/34 362 S
5B024AA15
, 5B024BA05
, 5B024BA21
, 5B024CA16
, 5B024CA27
