特許

J-GLOBAL ID：200903064746900507

コンパイル方法および合成装置ならびに記録媒体

発明者： マームド メリブート
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-313818
公開番号（公開出願番号）：特開2002-123563
出願日： 2000年10月13日
公開日（公表日）： 2002年04月26日
要約：

【要約】【課題】プログラマに馴染みの深い高級記述言語による電子回路モデルの記述が可能で、より正確なコスト見積もりを行うことができるコンパイル方法を提供する。【解決手段】所望の電子回路モデルが所定の高級記述言語で記述された記述ファイル102を構文解析して所定のグラフ構造を有する制御データ・フロー・グラフ104を生成するフロント・エンド・コンパイラー103と、制御データ・フロー・グラフ104を、複数の連結されたノードの集合よりなる、特定の機能を果たすスレッドに分割し、該分割したスレッドを所定の面積制約および所定の待ち時間制約と合致するように最適化して、上記電子回路モデルに関する論理セルの数、機能、配置および配線の指定情報を得るバック・エンド・コンパイラー105とを含む。

請求項（抜粋）：

所望の電子回路モデルが所定の高級記述言語で記述された記述ファイルを構文解析して所定のグラフ構造を有する制御データ・フロー・グラフを生成する第1のステップと、前記制御データ・フロー・グラフを、複数の連結されたノードの集合よりなる、特定の機能を果たすスレッドに分割し、該分割したスレッドを所定の面積制約および所定の待ち時間制約と合致するように最適化して、前記電子回路モデルに関する論理セルの数、機能、配置および配線の指定情報を得る第2のステップとを含むことを特徴とするコンパイル方法。

IPC (3件)：

G06F 17/50 656 ,  G06F 17/50 ,  G06F 17/50 654

FI (3件)：

G06F 17/50 656 B ,  G06F 17/50 656 D ,  G06F 17/50 654 M

Fターム (4件)：

5B046AA08 ,  5B046BA05 ,  5B046JA02 ,  5B046JA03