特許

J-GLOBAL ID：200903064760684175

オフセット付コンパレータ

発明者： 杉浦 正一
出願人/特許権者： セイコーインスツルメンツ株式会社
代理人 (1件)： 坂上 正明
公報種別：公開公報
出願番号（国際出願番号）：特願2001-039080
公開番号（公開出願番号）：特開2002-246883
出願日： 2001年02月15日
公開日（公表日）： 2002年08月30日
要約：

【要約】【課題】 基準電圧に対し、検出電圧に意図的にオフセット電圧をもたせたコンパレータの提供。【解決手段】 コンパレータを構成する複数のP-chMOSトランジスタの(W/L)サイズを適当に与えることによりコンパレータの検出電圧に意図的にオフセット電圧を発生させる。

請求項（抜粋）：

基準電圧がゲートに印加されるN-chMOSトランジスタと、前記基準電圧がゲートに印加されるN-chMOSトランジスタのドレインにドレインが接続されかつ、ゲートとドレインが共通接続されソースに正の電源電圧が与えられるP-chMOSトランジスタと、前記基準電圧がゲートに印加されるN-chMOSトランジスタのドレインにドレインが接続されかつ、ゲートとドレインが共通接続されソースに正の電源電圧が与えられるP-chMOSトランジスタと異なる(W/L)サイズを有し、前記基準電圧がゲートに印加されるN-chMOSトランジスタのドレインにドレインが接続されかつゲートとドレインが共通接続されソースに正の電源電圧が与えられるP-chMOSトランジスタのゲートにゲートが接続されかつソースに正の電源電圧が与えられドレインに出力端子が接続されるP-chMOSトランジスタと、前記基準電圧がゲートに印加されるN-chMOSトランジスタと等しい(W/L)サイズを有し、前記基準電圧がゲートに印加されるN-chMOSトランジスタのソースにソースが接続され、ドレインに前記出力端子が接続されゲートを入力端子とするN-chMOSトランジスタと、前記基準電圧がゲートに印加されるN-chMOSトランジスタのソースとGNDまたは負の電源端子間に外部信号により電流値が制御される電流源を備え、検出電圧が、基準電圧にオフセット電圧が加算された値となることを特徴とするオフセット付コンパレータ。

IPC (4件)：

H03K 5/08 ,  G01R 19/165 ,  H01L 21/8234 ,  H01L 27/06

FI (3件)：

H03K 5/08 E ,  G01R 19/165 A ,  H01L 27/06 102 F

Fターム (13件)：

2G035AA05 ,  2G035AB01 ,  2G035AC16 ,  2G035AD03 ,  2G035AD23 ,  2G035AD44 ,  2G035AD56 ,  5F048AB08 ,  5F048AB10 ,  5F048AC03 ,  5J039DA09 ,  5J039DC02 ,  5J039MM16