特許

J-GLOBAL ID：200903064768088237

画像形成装置

発明者： 田中 智
出願人/特許権者： 株式会社リコー
代理人 (2件)： 武 顕次郎 ,  橘 昭成
公報種別：公開公報
出願番号（国際出願番号）：特願2003-056195
公開番号（公開出願番号）：特開2004-266661
出願日： 2003年03月03日
公開日（公表日）： 2004年09月24日
要約：

【課題】システム全体に対する電源の投入、切断時及び省エネ状態相互間の遷移時に、半導体回路相互間で電源の回り込みを防止して、回路を構成する半導体の寿命を短くするようなことを防止する。【解決手段】エンジンの定着を含むメカ制御用のCPU、メモリ等の電源をON/OFFするスイッチ0(9005)、エンジンの画像転送を担うASIC3(9002)の電源をON/OFFするスイッチ2(9007)、ASIC3(9002)とコントローラのASIC1(9015)とを接続するPCI-BUS6017のプルアップ抵抗の電源をON/OFFするスイッチ3(9007)、コントローラASIC1(9015)と図中では省略しているがCPUとメモリ管理用ASICの電源をON/OFFするスイッチ1(9016)とが、電源のオン、オフ時、省エネ状態相互の遷移時に、所定の順序で制御される。【選択図】 図20

請求項（抜粋）：

エンジン、コントローラ、前記エンジンとコントローラとを接続するPCIバスを備えて構成される画像形成装置において、前記コントローラに、メインスイッチのオン時常に電源が供給されるタイミング生成部を設け、画像形成装置を構成する機構部、機能回路に電源を供給する電源を複数の電源系統に分割し、装置の電源切断時、前記複数の電源系統の電源のそれぞれを切断するタイミングに順番を定めて装置の電源を切断することを特徴とする画像形成装置。

IPC (5件)：

H04N1/00 ,  B41J29/38 ,  G03G21/00 ,  G06F1/26 ,  G06F1/32

FI (7件)：

H04N1/00 C ,  B41J29/38 C ,  B41J29/38 D ,  B41J29/38 Z ,  G03G21/00 398 ,  G06F1/00 334D ,  G06F1/00 332A

Fターム (26件)：

2C061AP01 ,  2C061AP03 ,  2C061AP04 ,  2C061AP07 ,  2C061HH03 ,  2C061HH11 ,  2C061HJ10 ,  2C061HK19 ,  2H027DA38 ,  2H027DB03 ,  2H027EF16 ,  2H027EJ18 ,  2H027FD08 ,  2H027ZA01 ,  2H027ZA07 ,  5B011EA10 ,  5B011EB08 ,  5B011LL01 ,  5B011LL14 ,  5B011MB06 ,  5C062AA05 ,  5C062AB41 ,  5C062AB42 ,  5C062AB49 ,  5C062AC58 ,  5C062AE15

引用特許：

審査官引用 (3件)

• 電源制御装置及び画像形成装置
  公報種別：公開公報   出願番号：特願平10-343943   出願人：株式会社リコー
• 画像形成装置
  公報種別：公開公報   出願番号：特願平8-296446   出願人：株式会社リコー
• インターフェース制御装置及び画像記録装置
  公報種別：公開公報   出願番号：特願平7-168681   出願人：キヤノン株式会社