特許

J-GLOBAL ID：200903064771559461

フラックスフロートランジスタ回路

発明者： 鈴木 秀雄
出願人/特許権者： 富士通株式会社
代理人 (1件)： 有我 軍一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-160143
公開番号（公開出願番号）：特開平11-355068
出願日： 1998年06月09日
公開日（公表日）： 1999年12月24日
要約：

【要約】【課題】 本発明は、FFTの動作点、すなわちバイアス条件を自動的に調整することにより、安定した動作特性及び高い電流増幅率を容易に実現することができ、アナログ回路又はディジタル回路に適用して良好なフラックスフロートランジスタ回路を提供することを課題とする。【解決手段】 本発明のフラックスフロートランジスタ回路は、入力信号Ictrlが印加される入力端子(入力信号線)11と、所定の増幅処理を行うFFT10と、FFT10により増幅された出力信号Ioutが出力される出力端子(出力信号線)12と、出力信号IoutをFFT10の入力側にフィードバックするフィードバック回路(フィードバック手段)20とを有して構成されている。

請求項（抜粋）：

入力信号が印加される入力信号線と、該入力信号を所定の信号増幅度で増幅処理する第1のフラックスフロートランジスタと、該第1のフラックスフロートランジスタの出力信号を、所定のタイミングで前記第1のフラックスフロートランジスタの入力側にフィードバックするフィードバック手段と、を有し、前記第1のフラックスフロートランジスタは、前記フィードバック手段からのフィードバック信号に基づいて、任意の動作状態に設定され、前記所定の信号増幅度で信号増幅処理を行うことを特徴とするフラックスフロートランジスタ回路。

IPC (2件)：

H03F 19/00 ,  H01L 39/22 ZAA

FI (2件)：

H03F 19/00 ,  H01L 39/22 ZAA K