マルチプロセツサシステム

発明者：
出願人/特許権者：
代理人 (1件)：深見久郎
公報種別：公開公報
出願番号（国際出願番号）：特願平3-180797
公開番号（公開出願番号）：特開平5-028116
出願日： 1991年07月22日
公開日（公表日）： 1993年02月05日
要約：

【要約】【目的】この発明の目的は、システム全体の処理速度を向上させ、かつ消費電力などの必要資源を低減させて、処理能力に優れたマルチプロセッサシステムを提供することである。【構成】前記システムは、プロセッサP1〜P3から共有メモリ3へのアクセス要求をリクエスト信号REQ1〜REQ3のアクティブ状態で判断し、どのプロセッサからの要求を採用したかをバッファ制御信号ON1〜ON3にして要求処理カウント装置2に与える。装置2は、所定単位時間期間毎に各プロセッサの要求処理回数を測定し、その測定結果に基づいてクロックジェネレータCP1ないしCP3を介してプロセッサP1ないしP3に供給する動作クロック信号CLK1ないしCLK3の周期を可変制御するよう構成される。

請求項（抜粋）：

複数のプロセッサを有するマルチプロセッサシステムであって、前記各プロセッサによりアクセスされる記憶手段と、前記各プロセッサの単位時間当たりに前記記憶手段をアクセスする回数を個別にカウントするカウント手段と、前記各プロセッサに、その処理の速度を指定する動作クロックを個別に供給するクロック供給手段とを備え、前記クロック供給手段は、前記カウント手段によってカウントされた各カウント値に応じて、該当する前記動作クロックの供給の周期を可変にすることを特徴とする、マルチプロセッサシステム。

前のページに戻る