特許

J-GLOBAL ID：200903064798252376

アクティブマトリクス型表示装置及びその製造方法

発明者： 後藤 康正
出願人/特許権者： 株式会社東芝
代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-231863
公開番号（公開出願番号）：特開2004-071979
出願日： 2002年08月08日
公開日（公表日）： 2004年03月04日
要約：

【課題】チャネル領域に多結晶半導体を使用したトップゲート型薄膜トランジスタを使用しながらもゲート絶縁膜上に形成する導電層の剥離を生じ難いアクティブマトリクス型表示装置及びその製造方法を提供すること。【解決手段】本発明のアクティブマトリクス型表示装置は、多結晶半導体からなるチャネル領域14aを備えたトップゲート型薄膜トランジスタ20を具備したアクティブマトリクス型表示装置であって、前記薄膜トランジスタ20のゲート絶縁膜15には、その上に形成された導電層16との接触面の少なくとも一部に複数の突起部18が設けられていることを特徴とする。【選択図】 図1

請求項（抜粋）：

多結晶半導体からなるチャネル領域を備えたトップゲート型薄膜トランジスタを具備したアクティブマトリクス型表示装置であって、 前記薄膜トランジスタのゲート絶縁膜には、その上に形成された導電層との接触面の少なくとも一部に複数の突起部が設けられていることを特徴とするアクティブマトリクス型表示装置。

IPC (4件)：

H01L21/336 ,  G02F1/1368 ,  G09F9/30 ,  H01L29/786

FI (6件)：

H01L29/78 617S ,  G02F1/1368 ,  G09F9/30 338 ,  H01L29/78 617T ,  H01L29/78 617V ,  H01L29/78 617K

Fターム (65件)：

2H092JA25 ,  2H092JA28 ,  2H092JA36 ,  2H092JA37 ,  2H092JB22 ,  2H092JB24 ,  2H092JB31 ,  2H092JB56 ,  2H092KA04 ,  2H092KA18 ,  2H092MA13 ,  2H092MA17 ,  2H092MA27 ,  2H092NA15 ,  2H092NA29 ,  2H092PA02 ,  5C094AA03 ,  5C094AA36 ,  5C094AA42 ,  5C094AA43 ,  5C094BA03 ,  5C094CA19 ,  5C094DA13 ,  5C094DA15 ,  5C094FA02 ,  5C094FB01 ,  5C094FB02 ,  5C094FB12 ,  5C094FB14 ,  5C094FB15 ,  5C094GB10 ,  5F110AA26 ,  5F110BB02 ,  5F110BB04 ,  5F110CC02 ,  5F110DD01 ,  5F110DD02 ,  5F110DD13 ,  5F110DD14 ,  5F110DD17 ,  5F110EE04 ,  5F110EE06 ,  5F110EE44 ,  5F110FF02 ,  5F110FF09 ,  5F110FF12 ,  5F110FF29 ,  5F110FF36 ,  5F110GG02 ,  5F110GG13 ,  5F110GG32 ,  5F110HJ01 ,  5F110HJ22 ,  5F110HJ23 ,  5F110HL03 ,  5F110HL04 ,  5F110HL12 ,  5F110HL23 ,  5F110HM15 ,  5F110NN02 ,  5F110NN23 ,  5F110NN24 ,  5F110NN73 ,  5F110PP03 ,  5F110QQ11