特許

J-GLOBAL ID：200903064807550466

半導体装置およびその製造方法

発明者： 豊田 吉彦
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-008725
公開番号（公開出願番号）：特開2002-217196
出願日： 2001年01月17日
公開日（公表日）： 2002年08月02日
要約：

【要約】【課題】 ウェハの中心部と外周部でのメッキの析出速度の差を小さくできる半導体装置およびその製造方法を提供する。【解決手段】 ウェハ10には、複数のチップ用素子形成領域と、複数のチップ用素子形成領域を互いに分けるためのスクライブライン領域とが設けられている。このスクライブライン領域には、配線1が、チップ用素子形成領域を取囲むように、かつウェハの端縁近傍領域Pにまで延びるように形成されている。

請求項（抜粋）：

メッキ法を用いて形成された導電層をそれぞれが有する複数のチップ用素子形成領域と、前記複数のチップ用素子形成領域を分割するスクライブライン領域と、前記スクライブライン領域に形成され、かつウェハの端縁近傍まで延びる配線とを備えた、半導体装置。

IPC (2件)：

H01L 21/3205 ,  H01L 21/288

FI (3件)：

H01L 21/288 E ,  H01L 21/88 B ,  H01L 21/88 S

Fターム (41件)：

4M104BB04 ,  4M104BB18 ,  4M104BB19 ,  4M104BB24 ,  4M104BB32 ,  4M104CC01 ,  4M104DD03 ,  4M104DD08 ,  4M104DD37 ,  4M104DD52 ,  4M104DD75 ,  4M104FF13 ,  4M104FF16 ,  4M104FF22 ,  4M104HH00 ,  4M104HH16 ,  5F033HH11 ,  5F033HH32 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ19 ,  5F033JJ25 ,  5F033JJ32 ,  5F033KK01 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033MM29 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ09 ,  5F033QQ37 ,  5F033QQ48 ,  5F033XX00 ,  5F033XX08 ,  5F033XX33