特許
J-GLOBAL ID：200903064833778092
アクティブマトリクス表示装置
発明者：
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平7-030115
公開番号（公開出願番号）：特開平8-201852
出願日： 1995年01月26日
公開日（公表日）： 1996年08月09日
要約：
【要約】【目的】 アクティブマトリクス表示装置のOFF電流を低減させる構成を提供する。【構成】 アクティブマトリクス表示装置において、1個の画素電極に対して複数の薄膜トランジスタを直列に接続して設け、前記直列接続した薄膜トランジスタの両端を除く少なくとも1個の薄膜トランジスタが常時ON状態になっているか、前記直列接続した薄膜トランジスタのドレインとソースの接続点と交流接地点との間に少なくとも1個の容量を接続することにより、前記薄膜トランジスタのOFF時の補助容量の放電量を軽減させる。
請求項（抜粋）：
アクティブマトリクス表示装置において、マトリクス状に配置された画素電極とゲート信号線、画像信号線を有し、1個の前記画素電極に対して少なくとも3個の薄膜トランジスタを直列に接続し、前記直列接続した薄膜トランジスタのうち画像信号線に接続されたものを除く少なくとも1個の薄膜トランジスタが常時もしくはほとんどの時間ON状態になっていることを特徴とするアクティブマトリクス表示装置。
IPC (4件)：
G02F 1/136 500
, G02F 1/133 550
, H01L 29/786
, H01L 21/336
