特許
J-GLOBAL ID：200903064842849644
ラインパターン描画方式
発明者：
出願人/特許権者：
代理人 (1件)：
真田 有
公報種別：公開公報
出願番号（国際出願番号）：特願平5-275364
公開番号（公開出願番号）：特開平7-129782
出願日： 1993年11月04日
公開日（公表日）： 1995年05月19日
要約：
【要約】【目的】 本発明は、機種の異なるホストコンピュータからの入力される、形式の異なる信号に対応して印字動作が行なえるような汎用的プリンタ装置において適用される、ラインパターンの描画方式に関し、予め保有するビットパターンを最小限に抑えるとともに、任意の周期を持つラインパターンの描画を可能とすることを目的とする。【構成】 ラインパターンの実線部については、実線ビットパターンをそのままビットマップメモリ9に論理描画して、カウント手段8を所定ビット数だけカウントアップする一方、ラインパターンの空白部を含む部分については、カウント手段8によるカウント値に応じて空白部ビットパターンの空白部ビットをシフトしてから、シフト後の空白部ビットパターンと実線ビットパターンとの排他的論理和をとったビットパターンをビットマップメモリ9に論理描画して、カウント手段8を所定ビット数だけカウントアップするように構成する。
請求項（抜粋）：
所定ビット数を一単位とするビットパターン毎にラインパターンをビットマップメモリ(9)に論理描画してから、該ビットマップメモリ(9)に論理描画されたラインパターンを印刷するラインパターン描画方式において、同期的に一定長さの空白部を有するラインパターンを描画する際に、該所定ビット数の全ビットを「1」とする実線ビットパターンと、前記一定長さの空白部ビットを「1」とし、その他の部分を「0」とする空白部ビットパターンとを予め格納するとともに、該ビットマップメモリ(9)に論理描画したビットパターンのビット数をカウントするカウント手段(8)をそなえ、該ラインパターンの実線部については、該実線ビットパターンをそのまま該ビットマップメモリ(9)に論理描画して、該カウント手段(8)を該所定ビット数だけカウントアップする一方、該ラインパターンの空白部を含む部分については、該カウント手段(8)によるカウント値に応じて該空白部ビットパターンの空白部ビットをシフトしてから、シフト後の空白部ビットパターンと該実線ビットパターンとの排他的論理和をとったビットパターンを該ビットマップメモリ(9)に論理描画して、該カウント手段(8)を該所定ビット数だけカウントアップすることを特徴とする、ラインパターン描画方式。
IPC (3件)：
G06T 11/20
, B41J 2/485
, G06F 3/12
G06F 15/72 355 K
, B41J 3/12 Y
