特許

J-GLOBAL ID：200903064847165298

メモリへのデータ格納方法及びその装置並びに携帯型情報端末装置

発明者： 平井 孝太郎 ,  村松 文浩
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小栗 昌平 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-227740
公開番号（公開出願番号）：特開2003-044344
出願日： 2001年07月27日
公開日（公表日）： 2003年02月14日
要約：

【要約】【課題】 消去/書込回数の制限されたメモリの寿命を延ばす。【解決手段】 複数のデータをそれぞれ書込み可能なメモリ5及びメモリ6のうちメモリ5に順次データを書き込み、メモリ5に第1所定数のデータが書き込まれたときは以降のデータをメモリ6に順次書き込むと共にメモリ5のデータに無効ビットを付し、メモリ6に第1所定数以下の第2所定数のデータが書き込まれたときメモリ5及びメモリ6に書き込まれているデータのうち少なくとも無効ビットが付されていない全てのデータをメモリ7に待避して、メモリ5及びメモリ6を初期化し、メモリ7に待避させたデータをメモリ5に書き戻す。これにより、消去/書込回数の制限されたメモリ5,6の初期化の回数を減らすことが可能となる。

請求項（抜粋）：

複数のデータをそれぞれ書込み可能な第1のメモリ及び第2のメモリのうち前記第1のメモリに順次データを書き込むステップと、前記第1のメモリに予め定められた第1所定数のデータが書き込まれたとき以降のデータを前記第2のメモリに順次書き込むステップと、前記第2のメモリに1つのデータが書き込まれる毎に前記第1のメモリに書き込まれているデータの1つに無効ビットを付すステップと、前記第2のメモリに前記第1所定数以下の予め定められた第2所定数のデータが書き込まれたとき前記第1のメモリ及び前記第2のメモリに書き込まれているデータのうち少なくとも前記無効ビットが付されていない全てのデータを第3のメモリに待避するステップと、前記第1のメモリ及び前記第2のメモリに書き込まれているデータをすべて消去するステップと、前記第3のメモリに待避させたデータのうち前記無効ビットが付されていないデータを前記第1のメモリに書き込むステップとを備えたことを特徴とするメモリへのデータ格納方法。

IPC (4件)：

G06F 12/00 542 ,  G06F 12/00 560 ,  G06F 12/00 597 ,  G06F 12/02 530

FI (4件)：

G06F 12/00 542 K ,  G06F 12/00 560 A ,  G06F 12/00 597 U ,  G06F 12/02 530 C

Fターム (5件)：

5B060AA02 ,  5B060AA09 ,  5B060MM02 ,  5B082CA05 ,  5B082JA06