特許

J-GLOBAL ID：200903064873767417

出力バツフア回路

発明者： 田中 茂信
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平3-318628
公開番号（公開出願番号）：特開平5-129926
出願日： 1991年11月07日
公開日（公表日）： 1993年05月25日
要約：

【要約】【目的】 出力バッファ回路において、テスト時に通常動作時とは異なる高速の信号を出力可能とする。【構成】 テスト信号に応じて信号を選択出力する選択回路11と、選択回路11の出力信号を動作モードに関わらず駆動し外部端子17より出力するバッファ回路15と、選択回路11の出力信号をテスト時はバッファ回路15と共に駆動し、通常動作時はハイインピーダンス出力となる所定駆動能力をもった3ステートバッファ回路16を備える。これによって、3ステートバッファ回路16の駆動能力を所定値に設定することにより、通常動作時の消費電流の増加をさせることなく、テスト信号のスピードに応じた駆動能力をもってテストが可能になる。

請求項（抜粋）：

テスト時に通常動作時とは異なる所定の信号を外部端子より出力してテストするMOS集積回路において、テスト信号に応じて所定の信号を選択出力する選択回路と、前記選択回路の出力信号を入力する第1のバッファ回路と、前記選択回路の出力信号と前記テスト信号を入力し、テスト時は第1のバッファ回路と同論理信号を出力し、通常動作時はハイインピーダンス出力となる所定駆動能力をもった第2の3ステートバッファ回路を具備し、第1のバッファ回路と第2の3ステートバッファ回路の出力信号を短絡して外部端子へ出力するようにしたことを特徴とする出力バッファ回路。

IPC (2件)：

H03K 19/0175 ,  H03K 19/00

引用特許：

審査官引用 (3件)

• 特開平2-125518
  
• 特開昭63-204757
  
• 特開昭62-269418