特許

J-GLOBAL ID：200903064874200194

半導体記憶装置

発明者： 村井 泰光 ,  山形 整人 ,  三原 雅章 ,  濱本 武史
出願人/特許権者： 三菱電機エンジニアリング株式会社 ,  三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-183739
公開番号（公開出願番号）：特開平6-028871
出願日： 1992年07月10日
公開日（公表日）： 1994年02月04日
要約：

【要約】【目的】 センスアンプの消費電流を低減する。【構成】 pチャネルトランジスタ3とnチャネルトランジスタ1との直列回路に、pチャネルトランジスタ4とnチャネルトランジスタ2との直列回路を並列接続する。トランジスタ3と4との接続部を電源VC に接続し、トランジスタ1と2との接続部をnチャネルトランジスタ5を介して接地する。一致線11をトランジスタ9を介してトランジスタ3とトランジスタ1との接続部と接続し、トランジスタ4とトランジスタ2との接続部をトランジスタ10を介して電源VC と接続する。トランジスタ9(10)のゲートに制御信号12(13)を入力し、トランジスタ5のゲートにセンスアンプ活性化信号14を入力する構成にする。

請求項（抜粋）：

ワードごとの複数の連想メモリセルを接続している一致線に接続したセンスアンプにより、記憶データと書き込みデータとを照合可能にしている半導体記憶装置において、前記センスアンプは、一導電型の第1 MOSトランジスタと他導電型の第2 MOSトランジスタとの直列回路に、一導電型の第3 MOSトランジスタと他導電型の第4 MOSトランジスタとの直列回路を並列接続しており、第1 MOSトランジスタと第2 MOSトランジスタとを接続している第1ノードを第3 MOSトランジスタ及び第4 MOSトランジスタの各ゲートと接続し、第3 MOSトランジスタと第4 MOSトランジスタとを接続している第2ノードを第1 MOSトランジスタ及び第2 MOSトランジスタの各ゲートと接続し、第1 MOSトランジスタと第3 MOSトランジスタとの接続部を一電源に、第2 MOSトランジスタと第4 MOSトランジスタとの接続部をセンスアンプを活性化する一導電型又は他導電型の第5 MOSトランジスタを介して他電源と接続しており、前記第1ノードに前記一致線の電位を与えるべく構成してあることを特徴とする半導体記憶装置。