特許

J-GLOBAL ID：200903064891676275

キャッシュメモリ制御方法および装置

発明者： 橋本 健
出願人/特許権者： 茨城日本電気株式会社
代理人 (1件)： 岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平11-079368
公開番号（公開出願番号）：特開2000-276401
出願日： 1999年03月24日
公開日（公表日）： 2000年10月06日
要約：

【要約】【課題】 システムバスの使用率を下げてシステム全体としての性能を高めることができるキャッシュメモリ制御方法および装置を提供する。【解決手段】 主記憶部のあるブロックに対し一意的にマッピングされるエリアが決められているキャッシュメモリが、複数セット存在する場合のキャッシュメモリ制御方法において、発せられるメモリリード命令に、キャッシュメモリ常駐とする属性を付随させ、対応するセット間で最も古いブロックを追い出すように制御する。

請求項（抜粋）：

主記憶部のあるブロックに対し一意的にマッピングされるエリアが決められているキャッシュメモリが、複数セット存在する場合のキャッシュメモリ制御方法において、発せられるメモリリード命令に、キャッシュメモリ常駐とする属性を付随させ、対応するセット間で最も古いブロックを追い出すように制御することを特徴とするキャッシュメモリ制御方法。

IPC (3件)：

G06F 12/08 ,  G06F 12/12 ,  G06F 15/16 645

FI (3件)：

G06F 12/08 H ,  G06F 12/12 D ,  G06F 15/16 645

Fターム (8件)：

5B005JJ13 ,  5B005KK14 ,  5B005LL01 ,  5B005LL11 ,  5B005MM05 ,  5B005NN31 ,  5B005QQ02 ,  5B045DD12

引用特許：

審査官引用 (2件)

• 特開昭52-002342
  
• 特開昭52-002342