特許

J-GLOBAL ID：200903064903999911

半導体集積回路

発明者： 長 芳樹
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮園 純一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-090194
公開番号（公開出願番号）：特開平5-259243
出願日： 1992年03月16日
公開日（公表日）： 1993年10月08日
要約：

【要約】【目的】 アセンブリ用パッドサイズおよびアセンブリ用パッドのパッド間隔が著しく小さくできるようになった高機能なLSIに対して、ウエハテストが効率的に行えるようにする。【構成】 ウエハテスト時には、ウエハテスト用拡張パッド5mおよびチップ選択入力信号パッド6の位置に合わせて製作された針7を、ウエハテスト用拡張パッド5mおよびチップ選択入力信号パッド6に接触させて、ウエハテストを行う。チップ1a〜1dの選択は、チップ選択入力信号パッド6に入力した信号によりチップ選択スイッチ回路4a〜4dをオンまたはオフに制御して行う。

請求項（抜粋）：

互いにダイシングライン領域を隔てて離間するようにレクチルに設けられた複数のチップを有し、それぞれのチップにはアセンブリ用パッドが形成され、このアセンブリ用パッドに現れる信号がブローブを介して外部に取出されて測定されることにより上記チップの適否が判別される半導体集積回路において、上記ダイシングライン領域には、1個のチップに対して設けられるべきアセンブリ用パッドに対応するウエハテスト用拡張パッドを設け、各ウエハテスト用拡張パッドを、配線を介して全チップのアセンブリ用パッドに接続するとともに、上記配線には各チップ毎にチップ選択スイッチ回路を介挿し、このチップ選択スイッチ回路を選択的にオン状態とすることにより、上記ウエハテスト用拡張パッドに所望のチップのアセンブリ用パッドの信号が得られるようにしたことを特徴とする半導体集積回路。