特許
J-GLOBAL ID：200903064906128490
強誘電体メモリ及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-314508
公開番号（公開出願番号）：特開平5-152580
出願日： 1991年11月28日
公開日（公表日）： 1993年06月18日
要約：
【要約】【目的】本発明は、高周波数でも小容量であり、スレッシュホルド電圧や非線形係数が安定する非線形抵抗膜を用いた非破壊読出し可能な強誘電体メモリ装置及びその製造方法を提供することを目的とする。【構成】本発明は、ZnO14/Bi2 O3 15/ZnO16の積層構造の非線形抵抗体部の両側を互いに交差する方向に形成された上下電極13,17により構成される強誘電体メモリセルを複数個マトリクス状に配置され、所望強誘電体メモリセルを選択するX,Yデコーダ32,34と、選択メモリセルの非線形抵抗体部のみに所定電圧を供給する電圧発生器38とで構成され、強誘電分極状態の分極反転,非反転により、書込み・読出しを行う非破壊読出し可能な強誘電体メモリ装置及びその製造方法である。
請求項（抜粋）：
強誘電体薄膜と非線形電圧電流特性を有する抵抗体薄膜とを層状構造になるように形成された単位メモリセルが、該メモリセルの上,下で互いに直交するように形成されたX,Yストライプ電極の各交点に配置され構成された単純マトリクス構造の強誘電体メモリにおいて、前記単位メモリセルが、上部ストライプ電極/層間絶縁膜/前記上部ストライプ電極と導通する第1電極/非線形抵抗体/第2電極/PZT/下部ストライプ電極/シリコン酸化膜/半導体基板の積層構造からなることを特徴とする強誘電体メモリ。
IPC (3件)：
H01L 29/788
, H01L 29/792
, H01L 49/00
