半導体記憶装置

発明者： ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-023951
公開番号（公開出願番号）：特開平10-222978
出願日： 1997年02月06日
公開日（公表日）： 1998年08月21日
要約：

【要約】【課題】リフレッシュ動作の確認を行う。【解決手段】 DRAM100において、カウンタ出力モード設定回路108はWCBRタイミングおよびスーパーVIHのアドレス入力であると判定すると、カウンタ出力イネーブル信号TEを、リフレッシュカウンタ回路106と出力バッファ107とに出力する。このカウンタ出力イネーブル信号TEに応答して、出力バッファ107は、リフレッシュカウンタ回路106で生成されたリフレッシュアドレスCT(0)〜CT(i)をデータ出力ピンDQ0〜DQnから外部へ出力する。

請求項（抜粋）：

書込および読出動作、およびリフレッシュ動作を行なう半導体記憶装置であって、複数のメモリセルを含むメモリセルアレイと、前記複数のメモリセルをリフレッシュするための内部アドレス信号を生成し出力するアドレス生成手段と、前記アドレス生成手段から出力された前記内部アドレス信号を外部へ出力する出力手段と、ロウアドレスストローブ信号、コラムアドレスストローブ信号、およびライトイネーブル信号の所定の変化と、外部から入力された所定の電位を有する外部アドレス信号とに応答して、前記出力手段を活性化する活性化手段とを備える、半導体記憶装置。

IPC (3件)：

G11C 11/403 , G11C 11/401 , G11C 29/00 671

FI (3件)：

G11C 11/34 363 M , G11C 29/00 671 S , G11C 11/34 371 A

前のページに戻る