特許

J-GLOBAL ID：200903064948114791

半導体装置の製造方法

発明者： 山村 育弘
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-181353
公開番号（公開出願番号）：特開平11-026407
出願日： 1997年07月07日
公開日（公表日）： 1999年01月29日
要約：

【要約】【課題】CMP法による研磨レートのばらつきに起因する平坦さのばらつきを抑制し、平坦度を高めることのできる半導体装置の製造方法を提供する。【解決手段】第1ストッパ層30と、第1ストッパ層30の表面よりも高い表面を有する第2ストッパ層21と、第1ストッパ層30および第2ストッパ層21を貫通して形成された被研磨層23とを有する基板に対して、第2ストッパ層21をストッパとして第2ストッパ層21よりも上方に形成された被研磨層23を化学的機械研磨により除去し、次に被研磨層23および第1ストッパ層30に対して選択的に第2ストッパ層21を除去し、次に第1ストッパ層30をストッパとして第1ストッパ層30よりも上方に形成された被研磨層23を化学的機械研磨により除去して平坦化する。

請求項（抜粋）：

化学的機械研磨法により基板表面を平坦化する工程を有する半導体装置の製造方法であって、第1ストッパ層と、該第1ストッパ層の表面よりも高い表面を有する第2ストッパ層と、前記第1ストッパ層および前記第2ストッパ層を貫通して形成された被研磨層とを有する基板に対して、前記第2ストッパ層をストッパとして該第2ストッパ層よりも上方に形成された被研磨層を化学的機械研磨により除去する第1研磨工程と、前記被研磨層および前記第1ストッパ層に対して選択的に前記第2ストッパ層を除去する工程と、前記第1ストッパ層をストッパとして該第1ストッパ層よりも上方に形成された被研磨層を化学的機械研磨により除去して平坦化する第2研磨工程とを有する半導体装置の製造方法。

IPC (2件)：

H01L 21/304 321 ,  H01L 21/76

FI (2件)：

H01L 21/304 321 S ,  H01L 21/76 L