特許

J-GLOBAL ID：200903064969121100

集積回路、ダイナミックランダムアクセスメモリ集積回路、集積回路での、レーザヒューズリンクがレーザビームによってセットされた場合に、当該レーザヒューズリンクの下側に位置している領域をレーザ誘導の損傷から保護するための方法、及び、レーザヒューズリンクを有する集積回路の容量を増大するための方法

発明者： ペーター ヴァイガント ,  エドワード ダブリュ キューラ ,  チャンドラースクーハ ナラヤン ,  ケネス シー アーント ,  デヴィット ラックトラップ ,  リチャード アルフレッド ギルモア ,  アンソニー ミカエル パラゴニア
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト ,  インターナショナル ビジネス マシーンズ コーポレーション
代理人 (1件)： 矢野 敏雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-258425
公開番号（公開出願番号）：特開平11-154739
出願日： 1998年09月11日
公開日（公表日）： 1999年06月08日
要約：

【要約】【課題】 集積回路での、ヒューズセット動作中の基板損傷を最小化し、ヒューズピッチを低減すること。【解決手段】 第1のレーザヒューズリンクは、ダイナミックランダムアクセスメモリ集積回路の製造中、レーザビームによって、アドレスヒューズの値を、冗長メモリアレイ素子の第1の素子にセットするようにして修正される。レーザヒューズリンクの下側に位置している複数の遮蔽部は、第1のレーザヒューズリンクがレーザビームによってセットされた際に、レーザビームからのレーザ誘導の損傷を、実質的に、遮蔽部の下側に位置している第1の領域に最小化する。

請求項（抜粋）：

集積回路において、基板と、該基板の上に位置している遮蔽部と、第1のレーザヒューズリンクとを有しており、前記第1のレーザヒューズリンクは、当該の集積回路の製造中レーザビームによってセットされるように配列されており、前記第1のレーザヒューズリンクは、前記遮蔽部上に直接配置されており、前記遮蔽部は、前記第1のレーザヒューズリンクが前記レーザビームでセットされる場合に、前記レーザビームからのレーザ誘導の損傷を、実質的に、前記遮蔽部の下にある第1の領域に最小化するように配列されていることを特徴とする集積回路。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/82

FI (2件)：

H01L 27/10 681 F ,  H01L 21/82 F