特許

J-GLOBAL ID：200903064982829848

半導体メモリ装置

発明者： 中島 勝也 ,  郡 俊平
出願人/特許権者： ソニー株式会社
代理人 (1件)： 松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平4-044093
公開番号（公開出願番号）：特開平5-242676
出願日： 1992年02月28日
公開日（公表日）： 1993年09月21日
要約：

【要約】【目的】 ATD信号を用いて例えばSRAMの内部回路の初期化を行う場合において、アドレス信号の波形には依存せず、アドレスの変化のみに応答した一定幅のATD信号を得るようにする。【構成】 ATD回路1からのATD信号Pa1 に基いて初期化信号Sを出力する合成回路2からの上記初期化信号Sに基いて内部回路のリセット及び等化を行う半導体メモリ装置において、ATD回路1と合成回路2の間に、ATD信号Pa1 のパルス幅を一定にするパルス発生回路6を接続して構成する。このパルス発生回路6としては、ATD信号Pa1 の入力を保持するラッチ回路7と、該ラッチ回路7からの信号を遅延し、この遅延信号に基いてラッチ回路7をリセットする遅延回路8を設けて構成することができる。

請求項（抜粋）：

複数のアドレス線に対応して接続されたアドレス遷移検出回路と、該アドレス遷移検出回路の後段に接続され、各アドレス遷移検出回路からのアドレス遷移検出信号の和を求める合成回路とを有し、上記合成回路からの出力信号に基いて内部回路のリセット及び等化を行う半導体メモリ装置において、上記アドレス遷移検出回路と上記合成回路の間に、上記アドレス遷移検出信号のパルス幅を一定にするパルス発生回路が接続されていることを特徴とする半導体メモリ装置。

引用特許：

審査官引用 (3件)

• 特開昭63-200388
  
• 特開昭48-076674
  
• 特開昭48-092598