特許

J-GLOBAL ID：200903064993326732

半導体装置の製造方法

発明者： 倉田 創
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-259649
公開番号（公開出願番号）：特開平11-097688
出願日： 1997年09月25日
公開日（公表日）： 1999年04月09日
要約：

【要約】【課題】 半導体装置の製造方法に関し、微細MOSトランジスタに於ける寄生抵抗の低減と短チャネル効果の抑止とを両立できるようにする。【解決手段】 Si半導体基板1に於けるソース領域形成予定部分並びにドレイン領域形成予定部分に溝1Aを形成し、溝1Aが埋まるようにBSG膜7を形成し、熱処理を行なって溝1A内のBSG膜7からSi半導体基板1中に硼素を固相-固相拡散してp型ソース領域8及びp型ドレイン領域9を形成する。

請求項（抜粋）：

基板に於けるソース領域形成予定部分並びにドレイン領域形成予定部分に溝を形成する工程と、次いで、前記溝が埋まるように不純物含有ガラス膜を形成する工程と、次いで、熱処理を行なって前記溝内の不純物含有ガラス膜からSi半導体基板中に不純物を固相-固相拡散してソース領域及びドレイン領域を形成する工程とが含まれてなることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 29/78 ,  H01L 21/8234 ,  H01L 27/088

FI (2件)：

H01L 29/78 301 S ,  H01L 27/08 102 D