特許

J-GLOBAL ID：200903065004184378

半導体メモリ装置

発明者： 田邉 伸広
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-318711
公開番号（公開出願番号）：特開平6-196655
出願日： 1992年11月27日
公開日（公表日）： 1994年07月15日
要約：

【要約】【目的】 層間絶縁膜を間にはさんだ2層ビット線構造の半導体メモリ装置において、各ビット線が持つビット線容量を等しくすることにより、信頼性の高い半導体メモリ装置を提供する。【構成】 上層のビット線と下層のビット線とを接続するコンタクト2を用いて、ビット線1a - 1 、1b - 1 、1c - 1 、1d - 1 をそれぞれ1a - 2 、1b - 2 、1c - 2 、1d - 2 と接続することにより、ビット線を2層にまたがった配線にし、かつ、それぞれのビット線の上層での長さと下層での長さとが等しくなるように配置する。このとき、ビット線が2層配線になっていることにより、3本のビット線を配置できる幅のところに2本のビット線を配置していることを利用して、上下のビット線を接続するコンタクト2のための領域を確保することにより、ビット線を2層にまたがった配線にするために増大する面積を小さくしている。

請求項（抜粋）：

すべてのビット線が層間絶縁膜を間にはさんで上層と下層とにまたがって配線され、かつ上層における配線の長さと下層における配線の長さとが等しくなる構造であることを特徴とする半導体メモリ装置。

IPC (2件)：

H01L 27/108 ,  H01L 21/90

引用特許：

審査官引用 (3件)

• 特開平1-200663
  
• 特開平1-307261
  
• 特開平4-094569