特許

J-GLOBAL ID：200903065012240228

深い基板接触を有する半導体素子

発明者： ヨハンソン、テッド ,  ニイストロム、クリスチアン ,  リイディン、アルネ
出願人/特許権者： テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-599078
公開番号（公開出願番号）：特表2002-536847
出願日： 2000年02月02日
公開日（公表日）： 2002年10月29日
要約：

【要約】本発明は、初期ドーピング(p+)を有する半導体基板(102)の表面(106)に配置され、前記初期にドープ処理した基板(102)とその基板の前記表面(106)との間に電気伝導度の大きい材料、特に基板と異なる材料で形成された少なくとも1つのプラグ(121)、特に金属プラグを含む電気接続(101)を有する半導体素子(100)に関する。この素子は、パッケージ(300)の接地ピン(301)に接続されるように配置された少なくとも1つのアース接続(E)を有する。アース接続(E)は前記電気接続(101)を使用して前記接地ピン(301)に接続されるように配置されており、初期にドープ処理した基板(102)は前記表面(106)と反対側の基板の裏側(124)を経て前記接地ピン(301)に接続されるように配置され、これにより前記アース接続(E)および前記接地ピン(301)の間の接続を確立するように配置されている。

請求項（抜粋）：

初期ドーピング(p+)を有する半導体基板(102)の表面(106)に配置され、前記初期にドープ処理した基板とその基板の前記表面(106)との間に電気伝導度の大きい材料で形成された少なくとも1つのプラグ(121)を含む電気接続(101)を有し、パッケージ(300)の接地ピン(301)に接続されるように配置された少なくとも1つのアース接続(E)を有する半導体素子(100)であって、前記少なくとも1つのアース接続(E)は前記電気接続(101)を使用して前記接地ピン(301)に接続されるように配置されており、前記基板(102)は前記表面(106)と反対側の基板の裏面(124)を経て前記接地ピン(301)に接続されるように配置され、これにより前記アース接続(E)および前記接地ピン(301)の間の接続を確立するように配置されていることを特徴とする半導体素子。

IPC (3件)：

H01L 21/331 ,  H01L 29/73 ,  H01L 29/732

FI (2件)：

H01L 29/72 S ,  H01L 29/72 Z

Fターム (10件)：

5F003BA12 ,  5F003BB07 ,  5F003BB08 ,  5F003BE07 ,  5F003BE08 ,  5F003BH11 ,  5F003BH16 ,  5F003BP11 ,  5F003BP31 ,  5F003BS09

引用特許：

審査官引用 (3件)

• 半導体素子、半導体装置及びこれらの製造方法
  公報種別：公開公報   出願番号：特願平9-050534   出願人：株式会社東芝
• 特開平4-240763
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平3-315123   出願人：沖電気工業株式会社