特許

J-GLOBAL ID：200903065016411892

マルチプロセッサ

発明者： 峯松 勲 ,  佐藤 尚和
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (3件)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2002-195836
公開番号（公開出願番号）：特開2004-038642
出願日： 2002年07月04日
公開日（公表日）： 2004年02月05日
要約：

【課題】共有メモリの消費電力の浪費を削減できるマルチプロセッサの電力制御方法を提供する。【解決手段】このマルチプロセッサの電力制御方法は、CPU3Aとコプロセッサ5Aとの共有のメモリデバイス7A(共有メモリ71)が1つ以上のバンク0〜3を有して構成され、各バンク0〜3の動作モードが個別に消費電力の異なる複数の動作モードのうちの何れかに切り替え可能なマルチプロセッサの電力制御方法であって、CPU3Aにより共有メモリ71の各バンク0〜3の動作モードが個別に切替制御されることに加えて、コプロセッサ5Aによっても、各バンク0〜3の動作モードが個別に切替制御される。【選択図】 図1

請求項（抜粋）：

第1のプロセッサと、第2のプロセッサと、前記第1のプロセッサ及び前記第2のプロセッサにより共有され、それぞれの動作モードが個別に消費電力の異なる複数の動作モードのうちの何れかに切り替えられる1つ以上のバンクを有する記憶手段とを備えたマルチプロセッサであって、 前記第1のプロセッサにより前記記憶手段の各バンクの動作モードが個別に切替制御されることに加えて、前記第2のプロセッサによっても前記各バンクの動作モードが個別に切替制御されることを特徴とするマルチプロセッサ。

IPC (5件)：

G06F12/06 ,  G06F1/32 ,  G06F12/00 ,  G06F15/16 ,  G06F15/177

FI (5件)：

G06F12/06 515H ,  G06F12/00 550E ,  G06F15/16 620G ,  G06F15/177 670Z ,  G06F1/00 332Z

Fターム (11件)：

5B011EA01 ,  5B011EB01 ,  5B011FF02 ,  5B011LL11 ,  5B045DD01 ,  5B045EE03 ,  5B045GG06 ,  5B045KK02 ,  5B045KK08 ,  5B060KA02 ,  5B060KA05