特許

J-GLOBAL ID：200903065029179867

時分割多重化方式

発明者： 高橋 浩一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平8-316148
公開番号（公開出願番号）：特開平10-164001
出願日： 1996年11月27日
公開日（公表日）： 1998年06月19日
要約：

【要約】【課題】 ディジタル多重無線装置において、1次群信号4本を一つの単位と考え、この単位で付加情報の多重・分離を行うことで伝送容量の相違に関係なく多重・分離のタイミングを共通化し、また、1次群信号n本(n=4,8,16,32)を伝送する際に、1つの装置で設定のみを簡単に変えて対応し、装置の共用化を図る。【解決手段】 本発明の時分割多重化方式は、3次群信号に、同系列の1次群信号を多重して無線伝送する際に、3次群信号1本を従属同期により、1次群信号4本を独立同期により速度変換し、従属同期の速度変換出力信号を直並列変換し、独立同期の速度変換出力4本を並直列変換し、両者の変換出力信号と、付加情報を時分割多重し、それぞれの回路にクロックパルスから統一・共通化された必要なタイミングパルスを与え、多重化された信号を変調器に出力する。

請求項（抜粋）：

3次群ディジタルハイアラーキ信号に、同系列の1次群ディジタルハイアラーキ信号を多重して無線伝送するディジタル多重送受信装置の時分割多重化方式であって、3次群ディジタルハイアラーキ信号1本を従属同期により速度変換する従属同期速度変換回路と、1次群ディジタルハイアラーキ信号4本をスタフビットによる独立同期により速度変換する独立同期速度変換回路と、前記従属同期速度変換回路の出力信号をパラレルに信号処理するシリアルパラレル変換回路と、前記独立同期速度変換回路の出力信号4本をシリアルに信号処理するパラレルシリアル変換回路と、前記シリアルパラレル変換回路の出力信号と前記パラレルシリアル変換回路の出力信号に、フレームパタン等無線機の回線品質用付加情報を時分割多重する多重化回路と、前記従属同期速度変換回路と前記独立同期速度変換回路と前記シリアルパラレル変換回路と前記パラレルシリアル変換回路と前記多重化回路とに、それぞれ必要なタイミングパルスを与えるタイミング発生器と、前記タイミング発生器のクロック源となるマスタークロック回路と、を有する時分割多重化方式。

IPC (3件)：

H04J 3/04 ,  H04J 3/06 ,  H04L 7/08

FI (3件)：

H04J 3/04 Z ,  H04J 3/06 C ,  H04L 7/08 A