特許

J-GLOBAL ID：200903065029670714

半導体メモリ素子の製造方法

発明者： ガン・ヒョン・ユン ,  ヒ・グク・リ ,  ソン・ジン・ザン ,  イヨン・クオン・ジオン
出願人/特許権者： ゴールド スター エレグトロン カンパニー リミテッド
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平4-326295
公開番号（公開出願番号）：特開平5-267611
出願日： 1992年11月12日
公開日（公表日）： 1993年10月15日
要約：

【要約】 (修正有)【目的】 ポリシリコン膜をダイレクト電子ビーム書き込み方式によりパターニングして複数のピラを有するストリッジノードを形成することにより、工程の単純化を図り、かつセル容量を増加することができる半導体メモリ素子の製造方法を提供するにある。【構成】 フィールド酸化膜が形成されたシリコン基板上にトランジスタを形成させた後基板全面にわたってポリシリコン膜59を蒸着し、感光剤を塗布してダイレクト電子ビーム書き込み方式によりパターニングし、そのパターニングされた感光剤を用いてポリシリコン膜59をエッチングして複数のピラを有するストリッジノードを形成し;そのストリッジノード全ての表面に誘電体膜62を形成する。

請求項（抜粋）：

フィールド酸化膜が形成されたシリコン基板上に不純物領域、ゲート、ゲート絶縁膜およびゲート側壁スペーサを形成してトランジスタを形成する工程と;ビットラインのコンタクト領域にビットライン、ビットライン絶縁用絶縁膜およびビットライン側壁スペーサを順次形成する工程と;基板全面にわたってポリシリコン膜を蒸着する工程と;感光剤を塗布し、ダイレクト電子ビーム書き込み方式によりパターニングする工程と;前記パターニングされた感光剤を用いてポリシリコン膜をエッチングして複数のピラ(Pillar)を有するストリッジノードを形成する工程と;ノードマスクを用いてフィールド酸化膜およびビットラインの上部のポリシリコン膜を除去して素子間のストリッジノードを分離させる工程と;ストリッジノードの全ての表面に誘電体膜を形成する工程と;誘電体膜上にプレートノードを形成する工程と;を含むことを特徴とする半導体メモリ素子の製造方法。

IPC (3件)：

H01L 27/108 ,  H01L 21/027 ,  H01L 27/04

FI (2件)：

H01L 27/10 325 C ,  H01L 21/30 341 P

引用特許：

審査官引用 (2件)

• 特開平3-133172
  
• 特開平3-127859