同期型半導体記憶装置及び論理半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：吉田茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-040945
公開番号（公開出願番号）：特開平10-241362
出願日： 1997年02月25日
公開日（公表日）： 1998年09月11日
要約：

【要約】【課題】ストロボ信号をトリガーに利用する同期型DRAMにおいて、ストロボ信号の数を削減する。【解決手段】各モジュールにおいて、隣合った2個のメモリチップMC(i-1),MCiを1組として、当該1組毎からストロボ信号QSを出力させる。各組において、第2メモリチップMCiは、隣の第1メモリチップMC(i-1)に入力するデータマスク信号DQM(i-1)をデータマスク制御信号DQMCiとして受け取り、両信号DQMi,DQMCiが共に活性化されたときに、ストロボ信号QSの出力を停止する。各メモリチップMCiは、マスク信号DQMiを受けて、そのデータ出力を停止する。

請求項（抜粋）：

同一モジュール内に順次に一列で配列されており、且つ外部から周期的に与えられる外部クロック信号に同期して制御用の外部信号の取込みを行うと共に、前記外部クロック信号に同期したデータ転送動作を行う、複数の同期型メモリチップを備え、前記複数の同期型メモリチップは、それぞれ、前記外部信号の一つとして、前記データ転送動作の禁止を指示するデータマスク信号を受けて当該データ出力を停止すると共に、前記複数の同期型メモリチップの内で1個以上の第2メモリチップと定義されるメモリチップは、当該第2メモリチップ用の前記データマスク信号と当該第2メモリチップ以外の1個以上の第1メモリチップと定義されるメモリチップ用の前記データマスク信号とに基づいて、前記第1及び第2メモリチップのデータ転送動作が共に出力停止状態へ移行するのを検出することを特徴とする、同期型半導体記憶装置。

IPC (2件)：

G11C 11/407 , G11C 11/401

FI (2件)：

G11C 11/34 362 S , G11C 11/34 362 H

前のページに戻る