特許

J-GLOBAL ID：200903065089527848

ピークシフト補正装置

発明者： 田中 謙二
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-106344
公開番号（公開出願番号）：特開平5-303706
出願日： 1992年04月24日
公開日（公表日）： 1993年11月16日
要約：

【要約】【目的】 エラー率の低いデジタル記録を実現する。【構成】 シフトレジスタ部2から出力されたパラレルデータの先頭から4ビット“1001”を前4ビットデータバッファ部3に、1ビットシフトした後の4ビット“0011”を現4ビットデータバッファ部4にラッチする。前4ビットデータバッファ部3と現4ビットデータバッファ部4のパターン情報をデータパターンチェック回路5へ入力して、ピークシフトが発生するビットを求め、補正量データバッファ部6より補正量データを引き出し、補正回路7に入力する。【効果】 補正をかける際に、1ビット毎にシフトさせながら4ビット単位で認識し、補正量は前後のビットとの距離から決定することで、最適な書き込み補正をかけることが可能になり、エラー率が低減する。

請求項（抜粋）：

デジタルデータに変調を行うデジタルデータ変調部と、前記デジタルデータ変調部から出力されたシリアルデータをパラレルデータに変換するシフトレジスタ部と、前記シフトレジスタ部から出力されたパラレルデータの先頭から所定のビット数のデータ群を格納する第1のデータバッファ部と、前記シフトレジスタ部から出力されたパラレルデータの第1のデータバッファ部に格納するデータ群に対して1ビット分後にシフトしたデータ群を格納する第2のデータバッファ部と、第1のデータバッファ部と第2のデータバッファ部に格納されたデータ群のパターンを認識して補正対象のビット位置および補正方向を決定して記憶する補正データ記憶部と、前記補正データ記憶部からの情報より、そのビットをピークシフトが発生する方向とは逆の方向にシフトさせる補正回路部とを備えた事を特徴とするピークシフト補正装置。