特許

J-GLOBAL ID：200903065091988631

圧接型半導体装置

発明者： 寺前 智 ,  日吉 道明
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-134451
公開番号（公開出願番号）：特開平8-330338
出願日： 1995年05月31日
公開日（公表日）： 1996年12月13日
要約：

【要約】【目的】大容量化が容易にでき、且つ製造歩留まりの向上にも寄与できる圧接型半導体装置を提供することを目的としている。【構成】IGBTチップ11,11,...とFRDチップ12,12,...を同一平面上に配置し、これらチップをエミッタ圧接電極板27とコレクタ圧接電極板28とで一括して圧接する。FRDチップは中央部に配置し、IGBTチップはFRDチップの周辺に配置する。両圧接電極板間に、各チップの主表面とエミッタ圧接電極板との接合部に開口を形成した樹脂基板22を設ける。この樹脂基板にゲート圧接電極23,23,...を設け、各IGBTチップのゲート電極とそれぞれ電気的に接続する。また、この樹脂基板にゲート配線を固着し、IGBTチップを制御する制御信号をこのゲート配線から上記ゲート圧接電極を介してIGBTチップのゲート電極に供給することを特徴としている。

請求項（抜粋）：

制御電極を有し、同一平面上に配置された複数の半導体チップと、これら半導体チップを一括して圧接する第1,第2の圧接電極板と、上記第1,第2の圧接電極板間に配置され、上記各半導体チップの主表面と第1の圧接電極板との接触部に開口を形成した絶縁基板と、上記絶縁基板に設けられ、上記各半導体チップの制御電極とそれぞれ電気的に接続される圧接電極と、上記絶縁基板に固着され、上記各半導体チップを制御する制御信号を上記圧接電極を介して各半導体チップの制御電極に供給する制御配線とを具備することを特徴とする圧接型半導体装置。

IPC (3件)：

H01L 21/52 ,  H01L 23/58 ,  H01L 29/78

FI (3件)：

H01L 21/52 J ,  H01L 23/56 D ,  H01L 29/78 652 Q