光適応型撮像用の全差動列読出回路を持つCMOS集積センサ

発明者： , ,
出願人/特許権者：
代理人 (1件)：大庭咲夫 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-537366
公開番号（公開出願番号）：特表2002-507863
出願日： 1999年03月16日
公開日（公表日）： 2002年03月12日
要約：

【要約】弱光検出能力に対して良好に適する撮像素子(10)。好ましい実施の形態によると、撮像素子は、SNRが最適の低レベル検出性能に対して調節可能な多数解像度能力を有する撮像素子(10)を提供するよう容易に構成できる。多数解像度信号処理機能性は、高速度撮像を達成するよう同一チップ上に提供され、無関係のおよびピックアップされたノイズ全てが除去されるように配置された全差動回路を持つ改良された画素ビニング手法を採用する。本実施例は、フレーム転送メモリを必要とせず、それによって、チップサイズを低減する。面積での低減は、より大きな面積フォーマットの光適応型撮像素子の実施を可能にする。

請求項（抜粋）：

能動画素センサ(APS)撮像素子であって、半導体基板と、前記基板上に形成される、(x)行と(y)列の画素からなる画素センサアレイと、前記基板上に形成され、前記アレイにおいてnとmの画素からなるカーネルを選択する近隣選択器と、対応する画素の列に結合されて、各画素ブロックに対する各選択された行上の画素信号を差動で積分するよう動作する複数の列積分器により規定され、前記基板上に形成される列積分器アレイと、差動で積分されるコンデンサ回路のアレイにより規定され、前記基板上に形成される列メモリアレイと、を備え、前記コンデンサ回路は、行合計化サイクルの終了時に、前記行での前記n画素を示す行合計化電荷信号を生成するよう、前記列積分器からの前記差動で積分された画素信号を合計し、更に、前記基板上に形成され、前記m列の各々に対する前記行合計化電荷信号を受取り、前記(m)信号を合計することにより画素ブロック合計化出力を生成する、グローバル出力積分器、を備えるAPS撮像素子。

FI (2件)：

H04N 5/335 E , H04N 5/335 P

Fターム (10件)：

5C024CX04 , 5C024GY31 , 5C024GY35 , 5C024GY41 , 5C024GZ24 , 5C024GZ29 , 5C024GZ30 , 5C024HX13 , 5C024HX31 , 5C024HX35

引用特許：

出願人引用 (6件)

特開平4-004682
信号処理装置
公報種別：公開公報出願番号：特願平5-053894 出願人：キヤノン株式会社
光電変換装置
公報種別：公開公報出願番号：特願平6-320685 出願人：キヤノン株式会社

全件表示

審査官引用 (6件)

特開平4-004682
信号処理装置
公報種別：公開公報出願番号：特願平5-053894 出願人：キヤノン株式会社
光電変換装置
公報種別：公開公報出願番号：特願平6-320685 出願人：キヤノン株式会社

全件表示

前のページに戻る