特許

J-GLOBAL ID：200903065106792461

電気光学素子および該電気光学素子の製造方法

発明者： 中村 伸宏 ,  藪下 宏二 ,  伊藤 攻
出願人/特許権者： 株式会社アドバンスト・ディスプレイ
代理人 (1件)： 朝日奈 宗太 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-285206
公開番号（公開出願番号）：特開2000-111937
出願日： 1998年10月07日
公開日（公表日）： 2000年04月21日
要約：

【要約】【課題】 AlあるいはAl合金など腐食しやすい金属を補助容量配線に用いた電気光学素子の製造方法において、後続画素エッチング工程における補助容量配線の腐食断線を防止する。【解決手段】 絶縁基板上に第1の金属でゲート配線1、補助容量電極2、補助容量配線群3を形成する際、各補助容量配線は互いに分離した状態で形成する。ついで第1の絶縁膜、半導体能動膜、オーミック膜を成膜、半導体能動膜、オーミック膜をパターニングし、ついで導電膜を成膜、パターニングし、画素電極を形成する。このとき補助容量配線を分離して形成したことで、前記絶縁膜に膜欠損がある場合でも、補助容量配線の腐食断線を防止できる。その後、補助容量配線の両端にコンタクトホール7a、7bを形成し、ついで第2の金属でソース配線、ドレイン電極、集合引出し配線10aおよび10bを形成し、その後TFTチャネル部のオーミック膜を除去し、ついて第2の絶縁膜を成膜し、ついでゲート端子、ソース端子IC接続部の絶縁膜を除去する。

請求項（抜粋）：

対向配置された一対の基板間に電気光学材料が挟持されており、一方の前記基板上に形成されたゲート配線と、前記ゲート配線と同一層で形成され、互いに分離することによって腐食防止処理の施された腐食性金属あるいは少なくともそれらのうちのいずれかを用いた多層金属膜で形成された補助容量配線群と、前記ゲート配線および前記補助容量配線群を覆って前記基板上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成された薄膜トランジスタと、前記薄膜トランジスタと電気的に接続された画素電極と、前記ゲート配線と交差し、少なくとも前記ゲート絶縁層を介して前記基板上に形成されたソース配線と、前記ゲート絶縁層に設けられたコンタクトホールによって前記補助容量配線群の配線全てを互いに電気的に接続するため、前記ゲート絶縁層上に形成された集合引出し配線とを備えた電気光学素子。

IPC (2件)：

G02F 1/1343 ,  G02F 1/136 500

FI (2件)：

G02F 1/1343 ,  G02F 1/136 500

Fターム (43件)：

2H092JA26 ,  2H092JA29 ,  2H092JA33 ,  2H092JA35 ,  2H092JA36 ,  2H092JA38 ,  2H092JA42 ,  2H092JA44 ,  2H092JB13 ,  2H092JB23 ,  2H092JB32 ,  2H092JB33 ,  2H092JB38 ,  2H092JB51 ,  2H092JB57 ,  2H092JB63 ,  2H092JB69 ,  2H092KA05 ,  2H092KA07 ,  2H092KA16 ,  2H092KA18 ,  2H092KA24 ,  2H092KB14 ,  2H092KB23 ,  2H092KB24 ,  2H092MA05 ,  2H092MA08 ,  2H092MA14 ,  2H092MA15 ,  2H092MA16 ,  2H092MA18 ,  2H092MA19 ,  2H092MA22 ,  2H092MA27 ,  2H092MA31 ,  2H092MA35 ,  2H092MA37 ,  2H092MA41 ,  2H092MA56 ,  2H092NA13 ,  2H092NA25 ,  2H092NA27 ,  2H092PA06

引用特許：

審査官引用 (1件)

• アクティブマトリックス型液晶表示装置
  公報種別：公開公報   出願番号：特願平5-183881   出願人：日本電装株式会社