メモリアクセス方法

発明者：
出願人/特許権者：
代理人 (1件)：長谷川文廣 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-048543
公開番号（公開出願番号）：特開平5-250256
出願日： 1992年03月05日
公開日（公表日）： 1993年09月28日
要約：

【要約】【目的】メモリのアクセスデータ幅よりも長いデータのアクセスや連続アドレスのデータのアクセスなどにおけるアクセス時間を短縮することを目的としている。【構成】メモリ装置を複数のメモリブロックに分割し、各メモリブロックに、メモリサイクル中で短縮が困難な信号期間をもつアドレスやRAS,CASなどの信号を並列に印加し、複数のメモリブロックのアクセスの切り分けは、各メモリブロックにおけるOEやWE,CASなどの有効化制御信号を1メモリサイクル内で時分割的に切り替え制御することによって、複数のメモリブロックに分布する複数のデータを連続してアクセスするように構成している。

請求項（抜粋）：

アドレスおよびデータと、有効化制御信号を含む制御信号とをアクセスインタフェースとして有するメモリブロックを複数個そなえたメモリ装置において、上記複数のメモリブロックの各々のアクセスインタフェース中のアドレスおよびデータと、少なくとも1つの有効化制御信号を除く他の制御信号とをそれぞれ並列に接続して共通接続し、また上記複数のメモリブロックの少なくとも各1つの有効化制御信号を時分割的に切り替え制御し、1つのメモリサイクル内で、上記複数のメモリブロックに同一のアドレスと、少なくとも各1つの有効化制御信号を除く他の制御信号とを共通に与えるとともに、上記複数のメモリブロックの各々内における同一のアドレスを、上記複数のメモリブロックの各1つの有効化制御信号の時分割的切り替え制御にしたがって順次的にアクセスすることを特徴とするメモリアクセス方法。

引用特許：

審査官引用 (3件)

特開昭60-025097
特開平2-087244
特開昭60-087491

前のページに戻る