特許

J-GLOBAL ID：200903065152712448

半導体装置の製造方法

発明者： 湯之上 隆
出願人/特許権者： 株式会社半導体先端テクノロジーズ
代理人 (2件)： 高田 守 ,  高橋 英樹
公報種別：公開公報
出願番号（国際出願番号）：特願2002-372343
公開番号（公開出願番号）：特開2004-207358
出願日： 2002年12月24日
公開日（公表日）： 2004年07月22日
要約：

【課題】多孔性の低誘電率膜に形成された配線溝内に、カバレージ良く且つ高い密着性で導電体膜を形成する。【解決手段】シリコン基板1上にポーラスMSQ(2)を形成し、その上にSiCマスク3を形成する。SiCマスク3をマスクとしたプラズマエッチングによりポーラスMSQ(2)内に配線溝5を形成し、堆積性ガスのプラズマを用いて配線溝5の側面を含むシリコン基板1全面に堆積膜7を形成する。その後、スパッタエッチングにより配線溝5の側面以外に形成された不要な堆積膜7を除去し、配線溝5内に導電体膜を形成する。【選択図】 図1

請求項（抜粋）：

基板上に多孔性の低誘電率膜を形成する工程と、 プラズマエッチングにより、前記低誘電率膜内に配線溝を形成する工程と、 プラズマエッチング装置において、堆積性を有するガスのプラズマを用いて、前記配線溝の側面を含む前記基板の全面に堆積膜を形成する工程と、 スパッタエッチングにより、前記配線溝の側面以外に形成された不要な前記堆積膜を除去する工程と、 前記配線溝内に導電体膜を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。

IPC (1件)：

H01L21/3205

FI (1件)：

H01L21/88 B

Fターム (20件)：

5F033HH11 ,  5F033MM01 ,  5F033MM13 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ13 ,  5F033QQ14 ,  5F033QQ16 ,  5F033QQ28 ,  5F033QQ48 ,  5F033QQ98 ,  5F033RR01 ,  5F033RR11 ,  5F033RR21 ,  5F033RR29 ,  5F033TT06 ,  5F033XX02 ,  5F033XX14 ,  5F033XX24