特許
J-GLOBAL ID：200903065172779603
キャッシュメモリシステム
発明者：
出願人/特許権者：
代理人 (1件)：
山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平11-077992
公開番号（公開出願番号）：特開2000-276403
出願日： 1999年03月23日
公開日（公表日）： 2000年10月06日
要約：
【要約】【課題】 あるメモリ所有権のキャッシュデータが他のメモリ所有権によって無効化されることをなくし、キャッシュヒット率を向上させる。【解決手段】 メインメモリ内1のユーザー管理領域3のアドレスは、アドレス定義レジスタ6によって1つのメモリ所有権領域として定義されており、OSは仮想アドレス定義レジスタ7によって管理されている。したがって、アプリケーションプログラムを実行させ、メモリアクセスする時には、その領域のみを管理するアドレスタグ領域10でアドレスが比較されヒットしていればユーザー管理領域用キャッシュブロック領域11へアクセスする。アプリケーションプログラムからのシステムコールによってOSが自身のプログラムを実行し、メモリアクセスする時にも同様にOS管理用アドレスタグ領域12でのみアドレス比較され、ヒットしていればOS管理用キャッシュブロック領域13へアクセスする。
請求項（抜粋）：
メインメモリと、アドレスタグ領域と、キャッシュブロック領域と、これらにアクセスするデコード回路と、アクセスするアドレスを定義するアドレス定義レジスタ及び仮想アドレスレジスタとを備えたキャッシュメモリシステムであって、前記アドレス定義レジスタは、所有権及び又はデバイスごとに前記アドレスタグ領域及びキャッシュブロック領域とにアドレスを付与し、アクセスするアドレスのタグをアドレスタグ領域でヒットした時は前記タグが指定する前記キャッシュブロック領域にアクセスし、ヒットしない時はメインメモリにアクセスすることを特徴とするキャッシュメモリシステム。
Fターム (6件)：
5B005JJ13
, 5B005LL03
, 5B005MM01
, 5B005MM31
, 5B005NN31
, 5B005UU41
