特許

J-GLOBAL ID：200903065182371670

記憶装置のリフレッシュ制御回路

発明者： 久保谷 誠
出願人/特許権者： 茨城日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-110844
公開番号（公開出願番号）：特開平7-320481
出願日： 1994年05月25日
公開日（公表日）： 1995年12月08日
要約：

【要約】【目的】 リフレッシュ時間を短縮する。【構成】 メモリモジュール使用頻度管理回路1は主制御回路2からのモジュールアドレス信号に基づいてメモリモジュールの使用頻度を計数する使用頻度カウンタと、この使用頻度に基づいてセルフリフレッシュの有無を表示するフラグをメモリモジュール対応で含む。タイマー10は、定期的リフレッシュが実行された時点でリセットされてカウントを開始し、所定時間経過後に、主制御回路2に解析起動信号を出力する。主制御回路2は、解析起動信号に応答し、またフラグの内容に基づいて、使用頻度の低いメモリモジュールに対してセルリフレッシュを実行させ、また、定期リフレッシュは、フラグの内容がセルフリフレッシュ無を表示するメモリモジュールに対して行なう。

請求項（抜粋）：

クロックを非活性化し制御信号を特定レベルにすることでセルフリフレッシュが可能な同期式DRAMで構成されている複数のメモリモジュールと、モジュールアドレス信号に基づいてメモリモジュールの使用頻度を計数する前記メモリモジュール対応の使用頻度カウンタと、該使用頻度に基づいてセルフリフレッシュの有無を表示する前記メモリモジュール対応のフラグとを含むメモリモジュール使用頻度管理回路と、プロセッサからのアドレス及び前記メモリモジュール使用頻度管理回路より出力される使用頻度情報を受け取ることでメモリモジュールの使用頻度を解析し使用頻度の低いメモリモジュールにはセルフリフレッシュが実行できるように制御信号を出力し、使用頻度の高いメモリモジュールには前記フラグの内容により通常のメモリアクセス動作が実行できるよう制御信号を出力する主制御回路と、主制御回路からの制御信号を入力することで使用頻度の低いメモリモジュールにはクロック停止モードにするクロックイネーブルの否定値を出力し、使用頻度の高いメモリモジュールにはクロックイネーブル信号を出力するクロックイネーブル出力回路と、定期的リフレッシュが実行された時点でリセットされカウントを開始し所定の時間経過後前記主制御回路に前記解析の契機となる解析起動信号を出力するタイマーを有する記憶装置のリフレッシュ制御回路。