特許
J-GLOBAL ID:200903065195475989

半導体集積回路装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 鈴木 敏明
公報種別:公開公報
出願番号(国際出願番号):特願平4-140619
公開番号(公開出願番号):特開平5-335307
出願日: 1992年06月01日
公開日(公表日): 1993年12月17日
要約:
【要約】【目的】 本発明は、半導体集積回路装置の配線部分の形成に関するもので、コンタクトホールの微細化に伴うコンタクト抵抗の上昇、ステップカバレッジの低下といった問題点を解消することを目的とするものである。【構成】 前記目的のため本発明は、層間絶縁膜13に形成したコンタクトホール14に金属材(例えばW)16を埋め込むとともに、その金属材が前記絶縁膜13の上面より突き出すようにエッチング処理し、その上に配線層17を形成するようにした。さらにその上に、前記下層配線17の上に層間絶縁膜18、SOG膜19を形成してそれを平坦化した後、その上に絶縁膜21を形成してそれにスルーホール23を開孔して、その上に上層配線を施すようにした。
請求項(抜粋):
(a)半導体基板上に第1の絶縁膜を形成し、該第1の絶縁膜の所定の位置にコンタクトホールを開孔する工程、(b)前記コンタクトホールに金属材を埋め込み、前記第1の絶縁膜上面を所定の厚さ除去して前記金属材が前記第1の絶縁膜の上面より上に突き出す形状にする工程、(c)前記まで形成された構造の上に第1の配線層を形成する工程、(d)前記第1の配線層の上に少なくとも第2の絶縁膜を形成し、その表面を平坦化する工程、(e)前記平坦化された層の上に第3の絶縁膜を形成し、該第3の絶縁膜の所定位置にスルーホールを形成した後、その上に第2の配線層を形成する工程、以上の工程を含むことを特徴とする半導体集積回路装置の製造方法。
IPC (3件):
H01L 21/3205 ,  H01L 21/28 301 ,  H01L 21/90
引用特許:
審査官引用 (4件)
  • 特開平2-042728
  • 特開平3-148129
  • 特開平2-001925
全件表示

前のページに戻る