特許
J-GLOBAL ID：200903065202566375
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-283444
公開番号（公開出願番号）：特開平6-112782
出願日： 1992年09月30日
公開日（公表日）： 1994年04月22日
要約：
【要約】【目的】 半導体集積回路の設計時に、製造時のバラツキに対するマージンを考慮することをなくし、設計の容易化を可能とする。【構成】 入力信号102とフリップフロップFF1,FF2の間に、遅延時間の異なる複数の可変遅延回路VD1,VD2が挿入され、外部からの制御信号106に基づいて遅延時間選択回路DSからの出力信号107,108で可変遅延回路VD1,VD2を選択し、遅延時間を外部から制御することを可能とする。
請求項（抜粋）：
CMOSトランジスタにより構成され、入力信号を遅延させる遅延時間制御手段を含む半導体集積回路において、前記遅延時間制御手段は、外部からの制御信号により対応する論理回路における遅延時間を切替選択するための選択信号を出力する遅延時間選択回路と、前記入力信号及び選択信号により論理遅延時間が制御調整されて前記入力信号に対応する論理信号を出力する可変遅延回路とを含むことを特徴とする半導体集積回路。
IPC (2件)：
前のページに戻る
