特許

J-GLOBAL ID：200903065208148583

電極-半導体間接触およびその製造方法

発明者： ジェフリー ダガン ,  デービッド バロー
出願人/特許権者： シャープ株式会社
代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平11-220377
公開番号（公開出願番号）：特開2000-068528
出願日： 1999年08月03日
公開日（公表日）： 2000年03月03日
要約：

【要約】【課題】傾斜バンドギャップ層を、III-V族半導体層と電極層との間に配置することにより、電極層がIII-V族半導体層上に直接形成された場合に生じるショットキー障壁を防ぎ、III-V族半導体層と電極層との間により優れた接触を得る半導体素子を提供する。【解決手段】傾斜バンドギャップ層(24)を、III-V族半導体層と電極層の間に配置することにより、III-V族半導体層(22)と電極(23)との間により優れた接触を得る。III-V族半導体層(22)との界面における傾斜バンドギャップ層(24)のバンドギャップは、実質的にIII-V族半導体層のバンドギャップに等しい。傾斜バンドギャップ層(24)のバンドギャップは、III-V族半導体層(22)との界面から遠ざかるにつれ減少し、傾斜バンドギャップ層(24)と電極層(23)との界面においては実質的に零または負の値となる。傾斜バンドギャップ層(24)を供給することにより、電極層(23)がIII-V族半導体層(22)上に直接形成された場合に生じるショットキー障壁の形成を防ぐ。

請求項（抜粋）：

第1半導体層と、該第1半導体層上に配置された第2半導体層と、該第2半導体層上に配置された電極層と、を備え、該第2半導体層が傾斜バンドギャップを有し、該バンドギャップが、第1半導体層と第2半導体層との界面から遠ざかるにつれて減少し、該第1半導体層が、III-V族半導体の層である、半導体素子。

IPC (3件)：

H01L 29/872 ,  H01L 33/00 ,  H01S 5/323

FI (3件)：

H01L 29/48 F ,  H01L 33/00 C ,  H01S 5/323