特許

J-GLOBAL ID：200903065214381877

メモリ制御回路

発明者： 平野 浩二
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-225578
公開番号（公開出願番号）：特開平6-075866
出願日： 1992年08月25日
公開日（公表日）： 1994年03月18日
要約：

【要約】【目的】 SRAMとEEPROMをワンチップに集積したメモリのデータの変更において、SRAMデータの変更が有った場合の機器の電源遮断時のみ、SRAMデータをEEPROMへ転送するゲートをアクティブにすることにより、EEPROMの書換え回数を最小限とすることにより、メモリの寿命を向上させるメモリ制御回路を提供すること。【構成】 SRAMとEEPROMをワンチップに集積したメモリ1のEEPROMからSARAMまたは、SRAMからEEPROMへのデータ転送に於て、機器の電源の投入と遮断を検出する電圧検出回路8の出力に応じて動作するモノマルチ回路6,7とSRAMデータ変更判定回路11により、電源投入時にEEPRONのデータをSRAMへ転送し、またSRAMデータが変更された電源遮断時のみSRAMデータをEEPROMへ転送し、前記転送時間に必要な時間だげ電源を保証するバックアップ回路5をそなえたメモリ制御回路である。

請求項（抜粋）：

記憶保持動作の不要な随時書き込み読みだしメモリと電気的に書換え可能な不揮発性メモリをワンチップに集積したメモリを有する回路と、機器の電源投入時に、前記不揮発性メモリのデータを記憶保持動作の不要な随時書き込み読みだしメモリへ転送する信号を発生する第1の回路と、機器の電源遮断時に、前記記憶保持動作の不要な随時書き込み読みだしメモリのデータを不揮発性メモリへ転送する信号を発生する第2の回路と、前記記憶保持動作の不要な随時書き込み読みだしメモリのデータが変更された場合にのみ、前記第2の回路の信号を有効にする第3の回路と、機器の電源が遮断されても、前記転送が終了するまで回路の電源を保持するバックアップ回路とを備えたメモリ制御回路。