特許

J-GLOBAL ID：200903065228834980

半導体集積回路装置

発明者： 池田 豊
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-012146
公開番号（公開出願番号）：特開平9-204775
出願日： 1996年01月26日
公開日（公表日）： 1997年08月05日
要約：

【要約】【課題】 レイアウト面積を増大させることなく、安定な内部電源電圧を供給可能な内部電源回路を有する半導体装置を提供する。【解決手段】 電圧降圧回路109における差動増幅回路202は、トランジスタP14のドレインの電位レベルVOUT を基準電位VREF となるように制御する。電位VOUT が上昇すると、容量C2のカップリング作用により、トランジスタN12のゲート電位が上昇し、このトランジスタが導通状態となる。このため、電位レベルVOUT は引き下げられる。逆に、電位レベルVOUT が低下した場合は、トランジスタP12が導通状態となって電位レベルVOUT は引き上げられる。

請求項（抜粋）：

第1の電源電位が供給される第1の電源ノードと、第2の電源電位が供給される第2の電源ノードと、内部電圧供給手段とを備え、前記内部電圧供給手段は、前記第1および前記第2の電源電位の中間の所定の内部電圧を発生する電圧発生手段と、前記電圧発生手段の出力ノードに、各々一端が接続する第1および第2の容量手段と、前記第1の容量手段の他端の電位の低下に応じて、前記第1の電源ノードと前記出力ノードとの接続を導通状態とする第1の電圧制御手段と、前記第2の容量手段の他端の電位の上昇に応じて、前記第2の電源ノードと前記出力ノードとの接続を導通状態とする第2の電圧制御手段とを含む、半導体集積回路装置。

引用特許：

審査官引用 (3件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-175245   出願人：三菱電機株式会社
• 特開昭55-023538
  
• 特開昭56-111919