特許
J-GLOBAL ID：200903065239798047
半導体集積回路装置の製造方法
発明者：
出願人/特許権者：
,
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-178428
公開番号（公開出願番号）：特開平6-021222
出願日： 1992年07月06日
公開日（公表日）： 1994年01月28日
要約：
【要約】【目的】 パターンデータを存在する回路と回路構成上は同一で素子等の寸法、材料が異なる装置を製造する場合に、製造期間及びコストの低減を図る。【構成】 既存のパターンデータから回路データを抽出する工程(ステップ101)と、この抽出された回路データをシンボリックデータに変換する工程(ステップ102)と、既存のパターンデータを生成するときに用いた設計ルールを変更し、変更されたこの設計ルールに基づいて、第1のシンボリックデータに含まれる各シンボリックセルの寸法を変えて、第2のシンボリックデータを生成する工程(ステップ103)と、第2のシンボリックデータを用いて、第2のマスクパターンを発生させる工程(ステップ104)と、第2のマスクパターンを用いて、半導体基板上に素子及び配線層の形成を行う工程(ステップ105)とを備える。
請求項（抜粋）：
第1のマスクパターンがレイアウトされている既存のパターンデータから、回路データを抽出する工程と、抽出された前記回路データを第1のシンボリックデータに変換する工程と、前記第1のマスクパターンをレイアウトするときに用いた設計ルールを変更し、変更されたこの設計ルールに基づいて、前記第1のシンボリックデータに含まれる各シンボリックセルの寸法を変えて、第2のシンボリックデータを生成する工程と、前記第2のシンボリックデータを用いて、第2のマスクパターンを発生させる工程と、前記第2のマスクパターンを用いて、半導体基板上に素子及び配線層の形成を行う工程とを備えたことを特徴とする半導体集積回路装置の製造方法。
IPC (2件)：
引用特許：
前のページに戻る
