特許

J-GLOBAL ID：200903065286220231

半導体記憶装置

発明者： 川澄 篤
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-194745
公開番号（公開出願番号）：特開2000-030462
出願日： 1998年07月09日
公開日（公表日）： 2000年01月28日
要約：

【要約】【課題】 レジスタなどでレイテンシを制御する同期式半導体記憶装置において、書き込み不良を検出するためのテスト時間を短縮することができ、さらに効率的に製品の種類を増やすことのできる半導体記憶装置を提供する。【解決手段】 本発明の半導体記憶装置は、外部クロックに同期して動作するレジスタによってアドレスパスとデータパスとにレイテンシを与える同期式半導体記憶装置であって、アドレスレイテンシ変更手段1において制御信号によりアドレスのレイテンシを変更し、データレイテンシ変更手段3において制御信号によりデータのレイテンシを変更することを特徴とする。

請求項（抜粋）：

外部クロックに同期して入力アドレスを取り込む入力アドレスレジスタと、外部クロックに同期して書き込みデータを取り込む入力データレジスタと、前記書き込みデータを前記入力アドレスに応じて保持するセルアレイと、前記入力アドレスをデコードし前記セルアレイに伝達するアドレスパスと、前記データを前記セルアレイに伝達するデータパスと、前記アドレスパスに付加され外部クロックに同期してデータを転送しアドレス信号にレイテンシを与えるアドレスレジスタと、前記データパスに付加され外部クロックに同期してデータを転送しデータ信号にレイテンシを与えるデータレジスタとを具備する同期式半導体装置であって、外部から制御信号を入力することによって、前記アドレスレジスタと前記データレジスタとを制御し、前記アドレスパスと前記データパスとのレイテンシを変化させることを特徴とする半導体記憶装置。

IPC (4件)：

G11C 11/413 ,  G11C 11/407 ,  G11C 11/401 ,  G11C 29/00 671

FI (4件)：

G11C 11/34 J ,  G11C 29/00 671 Z ,  G11C 11/34 362 S ,  G11C 11/34 371 A

Fターム (20件)：

5B015AA07 ,  5B015BA04 ,  5B015BA09 ,  5B015BA62 ,  5B015BA64 ,  5B015CA03 ,  5B015CA04 ,  5B015DA01 ,  5B024AA15 ,  5B024BA17 ,  5B024BA21 ,  5B024BA25 ,  5B024BA29 ,  5B024CA07 ,  5B024CA11 ,  5B024EA02 ,  5L106AA02 ,  5L106DD37 ,  5L106FF04 ,  5L106GG03