特許

J-GLOBAL ID：200903065336121809

マルチサイクルパス検証装置、検証方法及び検証プログラムを記憶したコンピュータ読み取り可能な記憶媒体

発明者： 坂本 敏行
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-087926
公開番号（公開出願番号）：特開2001-273351
出願日： 2000年03月28日
公開日（公表日）： 2001年10月05日
要約：

【要約】【課題】 設計者によるマルチサイクルパス指定が正しいか否かを簡易迅速に検証可能とする。【解決手段】RTL(レジスタ・トランスファ・レベル)の回路記述を解析して、開始点から終了点までの遅延がクロック周期を越えているマルチサイクルパス候補を検出するRTLタイミング解析部102と、マルチサイクルパス候補と、ゲートレベルのタイミング解析のために指定されるマルチサイクルパス指定・フォールスパス指定とを突き合わせて比較するチェック部103とを具備する。

請求項（抜粋）：

RTLの回路記述を解析して、開始点から終了点までの遅延がクロック周期を越えているマルチサイクルパス候補を検出するRTLタイミング解析部と、前記マルチサイクルパス候補と、ゲートレベルのタイミング解析のために指定されるマルチサイクルパス指定・フォールスパス指定とを突き合わせて比較するチェック部とを具備することを特徴とするマルチサイクルパス検証装置。

IPC (3件)：

G06F 17/50 668 ,  G06F 17/50 ,  H01L 21/82

FI (4件)：

G06F 17/50 668 C ,  G06F 17/50 668 U ,  H01L 21/82 D ,  H01L 21/82 T

Fターム (9件)：

5B046AA08 ,  5B046BA03 ,  5B046JA01 ,  5F064BB01 ,  5F064HH02 ,  5F064HH07 ,  5F064HH09 ,  5F064HH13 ,  5F064HH14