特許

J-GLOBAL ID：200903065364552424

撮像装置

発明者： 伊藤 広
出願人/特許権者： オリンパス株式会社
代理人 (7件)： 棚井 澄雄 ,  志賀 正武 ,  青山 正和 ,  鈴木 三義 ,  高柴 忠夫 ,  増井 裕士 ,  加藤 清志
公報種別：公開公報
出願番号（国際出願番号）：特願2004-340388
公開番号（公開出願番号）：特開2006-157124
出願日： 2004年11月25日
公開日（公表日）： 2006年06月15日
要約：

【課題】 高解像度の読み出し可能であると共に、高速読み出しが可能な撮像装置を提供する。【解決手段】 高精細モードでは、撮像素子2から各グループの画素信号を同時に読み出し、メモリ6a〜6dに同時に書き込み、全グループの画素を合成して1フレームを形成する。高速モードでは、撮像素子2から各グループの各画素信号をタイミングをシフトさせながら順に読み出し、メモリ6a〜6dに順に書き込み、メモリ6a〜6dの画素信号Sa〜Sdをタイミングをシフトさせながら順に読み出し、各グループ毎の画素信号で1フレームを形成する。高精細モードでは、4つのグループA〜Dの画像を空間方向に展開したことになり、1フレームの画像の画素数が増加し、解像度の向上が図れる。高速モードでは、4つのグループA〜Dの画像を時間方向に展開したことになり、時間分解能の向上が図れる。【選択図】 図1

請求項（抜粋）：

複数の信号出力を有する撮像素子と、 各信号出力をそれぞれ個別に記録するメモリ手段と、 前記各メモリ手段の読み出し及び書込みを個別に制御するメモリ制御手段と、 前記各メモリ手段からの信号出力を一連のフレーム画像として形成するためのフレーム信号形成手段とを有し、 前記撮像素子は、複数の信号出力における画素信号の読み出しタイミングを個別に制御する複数の走査回路と、少なくとも一つの走査制御回路とを有すると共に、前記複数の走査回路が個別に読み出しタイミングを制御する画素は、前記水平又は垂直方向の少なくともいずれか一方に隣接していることを特徴とする撮像装置。

IPC (3件)：

H04N 5/335 ,  H04N 5/225 ,  H04N 9/07

FI (3件)：

H04N5/335 Z ,  H04N5/225 Z ,  H04N9/07 Z

Fターム (24件)：

5C024AX01 ,  5C024BX01 ,  5C024CX37 ,  5C024CY11 ,  5C024DX01 ,  5C024GY31 ,  5C024HX02 ,  5C024JX35 ,  5C024JX36 ,  5C065AA01 ,  5C065AA03 ,  5C065BB38 ,  5C065DD15 ,  5C065DD17 ,  5C065EE03 ,  5C065GG18 ,  5C065GG30 ,  5C122DA03 ,  5C122DA04 ,  5C122EA37 ,  5C122EA68 ,  5C122FC02 ,  5C122FG09 ,  5C122FH15

引用特許：

出願人引用 (1件)

• 光電変換装置とそれを用いた撮像システム
  公報種別：公開公報   出願番号：特願平11-177182   出願人：キヤノン株式会社